硬件描述语言VHDL设计初步ppt课件.ppt

《硬件描述语言VHDL设计初步ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第4章VHDL设计初步4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述图4-1mux21a实体4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述图4-2mux21a结构体4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述【例4-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.12

2、选1多路选择器的VHDL描述【例4-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述【例4-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aI

3、SBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述图4-3mux21a功能时序波形4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明【例4-4】ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;1.实体表达2.实体名(P73)3.端口语句和端口信号名4.1多路选择器的V

4、HDL描述4.1.2相关语句结构和语法说明4.端口模式IN输入端口，定义的通道为单向只读模式OUT输出端口，定义的通道为单向输出模式INOUT定义的通道确定为输入输出双向端口BUFFER缓冲端口，其功能与INOUT类似4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明5.数据类型(P74)6.结构体表达【例4-5】ARCHITECTUREarch_nameOFe_nameIS[说明语句]BEGIN(功能描述语句)ENDARCHITECTUREarch_name；4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明7.赋值符号和数据比较符号赋值符“<=”表式中的等号“=”

5、没有赋值的含义，只是一种数据比较符号。IFaTHEN...--注意，a的数据类型必须是booleanIF(s1='0')AND(s2='1')OR(c

6、;4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明11.进程语句和顺序语句在一个结构体中可以包含任意个进程语句结构，所有的进程语句都是并行语句，而由任一进程PROCESS引导的语句（包含在其中的语句）结构属于顺序语句。12.文件取名和存盘4.2寄存器描述及其VHDL语言现象4.2.1D触发器的VHDL描述KX康芯科技【例4-6】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFDFF1

7、ISSIGNALQ1:STD_LOGIC;--类似于在芯片内部定义一个数据的暂存节点BEGINPROCESS(CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;--将内部的暂存数据向端口输出（双横线--是注释符号）ENDbhv;图4-4D触发器图4-4D触发器4.2寄存器描述及其VHDL语言现象4.2.2VHDL描述的语言现象说