[工学]第二章 dsp的硬件结构

《[工学]第二章 dsp的硬件结构》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章DSP的硬件结构IntroductionDSP处理器与通用CPU硬件结构比较TMS320C54xDSP的硬件结构DSP四大生产厂商典型定点芯片比较DSP的硬件结构DSP与标准微处理器有许多共同的地方，都是由CPU、存储器、总线、外设、接口、时钟组成。从广义上讲，可以说DSP是一种CPU。但DSP和一般的CPU又有不同，DSP有自己的一些独特的特点，比如采用哈佛结构、流水线操作、独立的硬件乘法器、独立的DMA总线和控制器等。VonNeuman结构与Harvard结构Harvard结构程序与数据存储空间分开，各有独立的地址总线和数据

2、总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS）MIPS--MillionInstructionPerSecondMFLOPS--MillionFloatingOperationPerSecond流水操作（pipeline）独立的硬件乘法器在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A（k）B（n—k）一类的运算，大量重复乘法和累加通用计算机的乘法用软件实现，用若干个机器周期。DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。独立的DMA总线和控制器

3、有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，在不影响CPU工作的条件下，DMA速度已达800Mbyte/sCPU通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加TMS320C2xx的CPU（部分）移位通用微处理器的移位，每调用一次移位指令移动1-bitDSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可

4、以用来作定点数和浮点数之间的转换溢出通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止数据地址发生器（DAG）在通用CPU中，数据地址的产生和数据的处理都由ALU来完成在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间外设（peripherals）时钟发生器（振荡器与PLL）定时器（Timer）软件可编程等待状态发生器

5、通用I/O同步串口（SSP）与异步串口（ASP）JTAG扫描逻辑电路（IEEE1149.1标准)便于对DSP作片上的在线仿真和多DSP条件下的调试TMS320C2xx的片内存储器及总线TMS320C54x的硬件结构PAGENDAGEN特殊功能寄存器系统控制程序地址生成器数据地址生成器CPU乘法累加器算术/逻辑运算单元桶形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时器计数器中断系统控制接口PABPBCABCBDABDBEABEBTMS320C54x的CPU先进的多总线结构；40位算术逻辑运算单元（ALU），

6、包括一个40位桶形移位寄存器和两个独立的40位累加器；17×17的并行乘法器与40位专用加法器相连；比较、选择、存储单元（CSSU）；指数编码器；双地址生成器包括8个辅助寄存器和两个辅助寄存器算术运算单元（ARAU）。TMS320C54x的总线结构程序总线（PB）传送从程序存储器来的指令代码和立即数；3组数据总线（CB、DB和EB）连接各种元器件，CB和DB总线传送从数据存储器读出的操作数，EB总线传送写入到存储器中的数据；4组地址总线（PAB、CAB、DAB和EAB）传送执行指令所需的地址。TMS320C54x通过使用两个辅助寄存器

7、算术单元（ARAU0和ARAU1），每周期能产生两个数据存储器地址。ALUArithmeticLogicUnit(ALU)16-bitimmediatevalue16-bitwordfromdatamemory16-bitwordfromthetemporaryregister,TTwo16-bitwordsfromdatamemory32-bitwordfromdatamemory40-bitwordfromeitheraccumulatorMultiplier/Adder桶形移位寄存器Compare,Select,andStore

8、Unit(CSSU)指数编码器指数编码器用于支持单周期指令EXP的专用硬件。在EXP指令中，求出累加器中的指数值，并能以二进制补码的形式（-8~31）存储在T寄存器中。指数值定义为前面的冗余位数减8的差值，即累加器中为消