DSP课件第二章TMS320LF240x硬件结构

DSP课件第二章TMS320LF240x硬件结构

ID:38555729

大小:1.08 MB

页数:48页

时间:2019-06-14

DSP课件第二章TMS320LF240x硬件结构_第1页
DSP课件第二章TMS320LF240x硬件结构_第2页
DSP课件第二章TMS320LF240x硬件结构_第3页
DSP课件第二章TMS320LF240x硬件结构_第4页
DSP课件第二章TMS320LF240x硬件结构_第5页
资源描述:

《DSP课件第二章TMS320LF240x硬件结构》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2章TMS320LF240x硬件结构2.1.1CPU先进的多总线结构。32位中央算术逻辑运算单元(CALU)。16位×16位的硬件乘法器(MUL)。32位累加器(ACC)。输入与输出定标寄存器。乘积定标移位器。2.1TMS320LF240x的特点64K字程序存储器、64K字数据存储器以及64K字I/O空间。2.1.2存储器2.1.3指令系统累加器、算术和逻辑运算指令。辅助寄存器和数据页面指针指令。TREG、PREG和乘法指令。转移指令。控制指令。I/O和存储器操作指令。2.1.4片内外设看门狗(WD)定时器模块。数字输入输出(I/O)模块。事件管理器(EV)模块。模数转换器(ADC)模块。

2、串行通讯接口(SCI)模块。串行外设接口(SPI)模块。CAN控制器模块。采用高性能静态CMOS技术,供电电压为3.3V。可用IDLE指令进入低功耗模式。2.1.5电源具有符合IEEEll49.1标准的在片仿真接口(JTAG)。2.1.6在片仿真接口2.1.7速度单周期定点指令的执行时间为50ns、35ns或25ns(20MIPS,28.5MIPS,或40MIPS)。2.2TMS320LF240x的总线结构PAB—程序地址总线:提供访问程序存储区的地址。DRAB—数据读地址总线:提供从数据存储器读取数据的地址。DWAB—数据写地址总线:提供写数据存储器的地址。PRDB—程序读总线:它载有从程

3、序存储器读取的指令代码及表格信息等,并送到CPU。DRDB—数据读总线:它将数据从数据存储器载送到中央算术逻辑单元(CALU)和辅助寄存器单元(ARAU)。DWEB—数据写总线:它将数据送至程序存储器和数据存储器。采用各自独立的数据地址总线分别用于数据读DBAB和数据写DWAB,因此,CPU的读写可在一个周期内进行。独立的程序空间和数据空间允许CPU同时访问指令和数据。总线结构特点2.3.1内部结构框图TMS320LF240x系列芯片是16位定点DSP,采用哈佛结构,其程序和数据存储器分别独立且有各自的总线结构。芯片内部由3部分组成:中央处理单元(CPU)、存储器及片内外设。CPU的基本组成

4、包括:32位中央算术逻辑运算单元(CALU);32位累加器(ACC);输入与输出数据比例移位器;16位×16位的乘法器(MUL)以及乘积比例移位器。2.3中央处理单元(CPU)CPU功能结构图2.3.2输入比例部分功能:将来自存储器的16位数据左移0~16位送往中央算术逻辑单元(CALU)。移位方法:左移后没有使用的低位LSB填0,高位MSB填0或用符号扩展,取决于状态寄存器ST1的符号扩展模式位SXM(D10)。SXM=0填0SXM=1符号扩展2.3.3乘法部分功能:在一个机器周期内完成有符号或无符号乘法,乘积为32位。组成:临时寄存器(TREG):保存一个乘数。乘法器:将TREG的值与来

5、自数据读总线或程序读总线的一个值相乘。乘积寄存器(PREG):保存乘法运算的结果。乘积定标移位器(PSCALE):在将乘积传送到CALU前,乘积定标移位器对其进行定标。2.3.4中央算术逻辑部分中央算术逻辑部分包括:中央算术逻辑单元:进行各种算术逻辑运算。累加器:存放CALU的操作结果,并可对其进行移动或循环。将结果输出到CALU或输出数据比例移位器。输出数据比例移位器:将累加器的32位值进行左移0~7位,将移位器中的高位字或低位字保存到数据存储器,而累加器的内容保持为移位前的值不变。中央算术逻辑单元功能:进行各种算术逻辑运算,包括16位加、减、布尔逻辑操作、位测试、移动和循环。特点:大部分

6、运算只需一个时钟周期累加器功能:存放CALU的操作结果,并可对其进行单比特移动或循环。将结果输出到中央算术逻辑单元(CALU)或输出到数据比例移位器。与累加器有关的状态位有:进位标志位(C):位于ST0第9位加到累加器或从累加器减当C=0,减结果产生借位或加结果未产生进位时当C=1,减结果未产生借位或加结果产生进位时将累加器数值移1位或循环移1位在左移或循环左移时,累加器的最高有效位被送到C;在右移或循环右移时,累加器的最低有效位被送到C。溢出方式位(OVM):位于ST0第11位当累加器处于溢出方式(0VM=1)并且有溢出发生时,若为正溢出,累加器被填充以最大正数7FFFFFFFh;若为负溢

7、出,累加器被填充以最大负数80000000h。OVM=0时,累加器中的结果正常溢出。3.溢出标志位(OV):位于ST0第12位当未检测到累加器溢出时,OV=0,未被锁存;当溢出发生时,OV=1且被锁存。2.3.5辅助寄存器算术单元(ARAU)寻址功能用指令把0~7写入辅助寄存器指针ARP,即选择了一个辅助寄存器。ARP所指的寄存器称当前辅助寄存器。处理一条指令时,当前AR的内容用做访问数据存储器的地址。若指令

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。