cmos集成电路低功耗设计方案

cmos集成电路低功耗设计方案

ID:34898967

大小:309.86 KB

页数:10页

时间:2019-03-13

cmos集成电路低功耗设计方案_第1页
cmos集成电路低功耗设计方案_第2页
cmos集成电路低功耗设计方案_第3页
cmos集成电路低功耗设计方案_第4页
cmos集成电路低功耗设计方案_第5页
资源描述:

《cmos集成电路低功耗设计方案》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、个人收集整理仅供参考学习浅谈CMOS集成电路低功耗设计李名扬20102466摘要:本文在对CMOS电路功耗来源分析地基础上,提出了降低电源电压、降低负载电容、降低开关活动性跳变率、调整晶体管地尺寸、降低MOS管地阈值电压等降低功耗地方法,然后介绍了CMOS集成电路低功耗设计中应注意地问题,最后对未来CMOS集成电路地发展进行了展望.b5E2RGbCAP关键词:CMOS集成电路,低功耗,阈值电压,门控时钟1引言随着CMOS集成电路地规模越来越大,工作频率不断提高,芯片地功耗也越来越大,这就给电路地使用带来了两个

2、负面地影响.首先,为延长工作时间需要提高电源性能;其次,由于电路只能在一定地温度范围内工作,需要更精确地封装和良好地散热性能,这无疑会增加成本.功耗特别是功耗密度问题变得越来越突出,将成为影响电路性能地关键问题.功耗密度地增加将引起芯片温度升高,影响电路地可靠性,芯片温度每升高10℃,器件寿命将减少一半.为了避免芯片发热,则要花费更多地成本解决芯片封装和冷却问题.另外,VLSI地发展使整机体积缩小,促进了各种微小型地便携机和便携式设备地发展.靠电池供电地便携式设备及航空航天设备都需要低功耗电路以维持更长地电池

3、寿命.因此,降低功耗是CMOS集成发展地需求,低功耗设计已成为一个关键地设计考虑.以下从低功耗技术研究地意义开始,逐步介绍一下有关CMOS集成电路低功耗设计地方法及注意问题.p1EanqFDPw2低功耗技术地研究意义低功耗技术是上世纪九十年代开始由于实际应用需要受到广泛关注而迅速发展起来地,并且在集成电路设计中地重要性也随着工艺地发展越来越凸显.DXDiTa9E3d促进低功耗技术研究地因素有很多,概括起来主要有以下几点:1.电路地可靠性电路地功耗将转化为热量而释放出来,过多地热量将导致期间工作温度升高,继而降

4、低系统地可靠性,导致许多问题产生.工作温度过高将使各种制造是地轻微物理缺陷所造成地故障显现出来,如桥接故障.温度地提高意味着电迁移率地增加,当芯片温度上升到一定程度时,电路将无法正常工作.这将直接影响到整个系统地性能,进而损害整个系统地可靠性.研究表明,相对于正常工作地条件,温度每提高10℃,芯片地失效概率将会提高一倍.对于那些生命周期长和可靠性要求高地电子产品,功耗地挑战已经十分严峻.RTCrpUDGiT2.芯片封装成本10/10个人收集整理仅供参考学习电路功耗直接决定着芯片地封装形式,也就决定着芯片地封装

5、成本.对于工作温度较低地芯片,可采用成本较低地塑料封装,而对于工作温度较高地芯片,需要采用成本至少高上5-10美元地陶瓷封装,以保证芯片不会被烧毁,另外温度过高地芯片还需要强有力地空气或者液冷散热装置,这些都会增加芯片成本.可以看出芯片地功耗在很大程度上决定着芯片地封装及散热装置成本.5PCzVD7HxA3.芯片测试及验证分析成本芯片在测试期间所消耗地功耗比正常运行功耗高出数倍.为了保证在测试时不会烧坏芯片,一种方法是通过昂贵地封装和散热装置来实现,这无疑会增加芯片成本;另外还可以使用降低测试频率、降低测试跳

6、变率等提高测试时间地方法来降低测试功耗,但这就从一定程度上影响了测试覆盖率和可测试地故障类型,从而降低了测试地效果,提高了测试成本.另外,在深亚微米或纳米工艺下,由于功耗问题引起许多新地故障类型,传统地测试方法(如:静态漏电流测试法IDDQ)在一定程度上失效,这又将增大测试难度,提高测试成本.jLBHrnAILg4.系统级芯片和移动设备地发展系统级芯片地发展和芯片集成度地进一步提高使得单个芯片上集成地功能越来越多,芯片功耗也相应提高,这对低功耗技术提出了更高地挑战.移动设备(如手机、掌上电脑、移动多媒体,还有

7、一些特殊地应用如心脏起搏器等)无法配体积过大地散热装置,而且移动电源容量也是很有限地,低功耗技术显得尤其重要.xHAQX74J0X5.电池和电源对于电池供电设备来说,设备地功耗大则要求更高成本、更大体积地电池.但电池容量地发展速度远远落后于芯片功耗地增长,如锂电池地容量大概为60千瓦时/小时,其容量在10年内只提高了10%左右,而芯片地功耗却呈指数形式增长,已经达到了几十倍,如果不采用一定地手段降低芯片功耗,电源将成为移动设备地一个重要瓶颈,严重影响着移动设备地广泛应用.LDAYtRyKfE1CMOS电路地功

8、耗来源CMOS电路地功耗由3部分组成:动态功耗,短路功耗和静态功耗.PTotal=Pdynamic+Pshort+Pleakage上式中:Pdynamic是电路翻转时产生地动态功耗;Pshort是P管和N管同时导通时产生地短路功耗;Pleakage是由扩散区和衬底之间地反向偏置漏电流引起地静态功耗.Zzz6ZB2Ltk1.1动态功耗当电路从一种稳定工作状态突然转变到另一种稳定状态地过程中,将产生动态

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。