第四章MOS逻辑集成电路ppt课件.ppt

第四章MOS逻辑集成电路ppt课件.ppt

ID:58670771

大小:1.18 MB

页数:64页

时间:2020-10-05

第四章MOS逻辑集成电路ppt课件.ppt_第1页
第四章MOS逻辑集成电路ppt课件.ppt_第2页
第四章MOS逻辑集成电路ppt课件.ppt_第3页
第四章MOS逻辑集成电路ppt课件.ppt_第4页
第四章MOS逻辑集成电路ppt课件.ppt_第5页
资源描述:

《第四章MOS逻辑集成电路ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、本章主题MOSFET结构及工作原理(补充)CMOS基本逻辑单元静态逻辑和动态CMOS电路BiCMOS逻辑集成电路MOS存储器MOS存储器存储器的分类和总体结构DRAMSRAM只读存储器ROM非易失性存储器存储器分类存放数据和程序的部件MOS工艺主流主要指标:存储量和工作速度挥发性(Volatile)RAMDRAM(内存)用电容存储信息SRAM:静态存储方式,双稳态电路不挥发性(Nonvolatile)ROMMaskROMPROMEPROMEEPROMFlash(闪存)集成度高随机存取存储器RAMRandomAcces

2、sMemory可以进行写入和读出的半导体存储器数据在断电后消失,具有挥发性只读存储器ROMReadOnlyMemory专供读出用的存储器,一般不具备写入,或只能特殊条件下写入。数据在断电后仍保持,具有非挥发性。L1CacheL2/L3CacheMainMemoryHardDiskDriveCPU现代计算机系统的存储器体系结构DRAML3,MainMemorySRAMCache(L1,L2)存储器集成电路可读写存储器RWM非易失读写存储器NVRWM只读存储器ROM随机存取非随机存取总体结构单元陈列—存储信息译码器—选择

3、单元地址缓冲器—输入缓冲,产生正、反码;提高足够大的驱动电流(扇出很大)灵敏放大器—放大位线传出的信号数据I/O缓冲器控制电路—用少量几个外部控制信号产生一系列内部控制信号容量=行数×列数地址缓冲控制缓冲单元阵列单元阵列行译码器列译码器灵敏放大器(S/A)I/ODATA外围电路存储器的总体结构存储器的时序RWM的时序MOS存储器存储器的分类和总体结构DRAMSRAM只读存储器ROM非易失性存储器DRAM的结构ITICDRAM的工作原理ITICDRAM的设计DRAM的总体结构DRAM的外围电路DRAM的结构ITICDR

4、AM的结构存储电容的上极板poly接VDD,保证硅中形成反型层存储电容下极板上电位的不同决定了存储信息,0,1DRAM动态随机存取存储器由于存储在电容中的电荷会泄露,需要刷新。ITICDRAM的工作原理x存储电容Cs=A(COX+Cj)写信息(字线)WL为高,M1导通,BL(位线)对电容充放电,写1时有阈值损失存信息:WL为低,M1关断,信号存在Cs上。由于pn结有泄漏,所存信息不能长期稳定保存,一般要求保持时间内,所存高电平下降不小于20%,否则刷新读信息:WL为高,M1导通,所存电荷在Cs和位线上再分配,读出信号

5、微弱,而且是‘破坏性’的。刷新操作漏电流:1纳安;存储电容:500fF求高电平变化1伏时的时间?工作原理续(图4-47)MOS管栅电容上的电荷来存储信息单管单元结构成为标准的DRAM单元电路形式动态单管存储器:1T1C单元MOS管T做为门控制管,控制数据进出电容Cs作为存储信息栅接读/写选择线(字线)源和漏分别接数据线(位线)和存储电容写入过程字线输入高电平写“1”:既是位线接高电平,所以T工作在饱和区=上升沿时间写“0”:既是位线接低电平,放电过程,T工作在线性区=下降沿时间保持过程字线输入低电平漏电流造成高电平下

6、降;“0”:稳态存储、“1”:不稳定状态读出过程位线寄生电容的影响:导致存储电容上电荷的再分配读出信号微弱:根据电荷量相等,得输出电压VR的值为公式(4-25)缺点读出数据将破坏原来的存储信息读出信号微弱字线位线存储电容电路图ITICDRAM读信息时的电荷分配Cs存“1”时M1未开启时Cs上存的电荷为Qs1=CsVs1BL被预充到VR,其上的电荷为QB1=CBLVRM1导通后,Cs与CBL间电荷再分配,但总电荷不变结果BL上的电位为VB1同理,Cs存“0”时BL上的电位VB0读出电路必须分辩的电位差对于大容量DRAM

7、,CBL远大于Cs,一般十几倍,因此DRAM的读出信号VB很微弱,需要使用灵敏放大器(SA)问题:1、电荷再分配破坏了Cs原先存的信息2、读出信号非常微弱T<1电荷传输效率ITICDRAM的设计存储单元设计目标高密度,提高存储容量,减小单元面积提高性能,尽量增大T,以降低读出电路的要求减小单元面积减小Cs,下限由读出电路最小可分辩的电压Vsense决定提高性能增大T减小CBL,增加Cs例由Vsense估算Cs的下限通常Vsense为百毫伏存储电容Cs=A(COX+Cj)不可能简单地通过增大面积A提高性能,只能改变C

8、s结构-A提高CoxCs结构:槽型(Trench)结构叠层(Stack)结构考题如下图所示电路:1T1CDRAM单元电路。设VDD=5V,VTH=1V。求在写入时VWL=?若写入“1”电平,则VBL=?在完成“1”写入后,CS上的电压VS=?为什么?若CS=30fF,位线寄生电容CB=0.6PF,由于电荷分享,位线放大器得到的输入信号Vsens

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。