200mmBCD器件用硅外延片制备技术研究_仇光寅

《200mmBCD器件用硅外延片制备技术研究_仇光寅》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

第２９卷第１期功能材料与器件学报Ｖｏｌ.２９，Ｎｏ.１２０２３年２月ＪＯＵＲＮＡＬＯＦＦＵＮＣＴＩＯＮＡＬＭＡＴＥＲＩＡＬＳＡＮＤＤＥＶＩＣＥＳＦｅｂ，．２０２３文章编号：１００７–４２５２（２０２３）０１–０００１–０４６ＤＯＩ：１０．２００２７／ｊ．ｇｎｃｑ．２０２３．０００１２００ｍｍＢＣＤ器件用硅外延片制备技术研究∗仇光寅，刘勇，邓雪华，杨帆，金龙（南京国盛电子有限公司，江苏省南京市２１１１１１）摘要：本文涉及２００ｍｍＢＣＤ（Ｂｉｐｏｌａｒ－ＣＭＯＳ－ＤＭＯＳ）器件用硅外延片制备技术，通过结合ＢＣＤ工艺用外延材料的特性要求，从外延图形漂移、外延层均匀性、表面缺陷等参数指标，分析了衬底埋层浓度、生长温度、生长速率、缓冲层结构等工艺参数对外延参数的影响，优化了ＢＣＤ工艺用硅外延片的制备方法。本文采用常压化学气相沉积（ＣＶＤ）技术制备了ＢＣＤ工艺用２００ｍｍ硅（Ｓｉ）外延材料，通过Ｈｇ－ＣＶ、ＳＰ１及ＳＲＰ对埋层外延片进行测试分析，实验结果验证了工艺设计的正确性和有效性，提升了大尺寸埋层外延制备技术的产业化水平。关键词：埋层外延；高阻薄层；图形漂移；自掺杂；表面缺陷中图分类号：ＴＢ３４文献标识码：ＡＳｔｕｄｙｏｎ２００ｍｍＳｉｌｉｃｏｎＥｐｉｔａｘｙＰｒｅｐａｒａｔｉｏｎＴｅｃｈｎｏｌｏｇｙｆｏｒＢＣＤＰｒｏｃｅｓｓ∗ＱｉｕＧｕａｎｇｙｉｎ，ＬｉｕＹｏｎｇ，ＤｅｎｇＸｕｅｈｕａ，ＹａｎｇＦａｎｇ，ＪｉｎＬｏｎｇ（ＮａｎｊｉｎｇＧｕｏｓｈｅｎｇＥｌｅｃｔｒｏｎｉｃｓＣＯ．，ＬＴＤ．，Ｎａｎｊｉｎｇ，２１１１１１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｆｏｃｕｓｉｎｇｏｎ２００ｍｍｓｉｌｉｃｏｎｅｐｉｔａｘｙｐｒｅｐａｒａｔｉｏｎｔｅｃｈｎｏｌｏｇｙｆｏｒＢＣＤｄｅｖｉｃｅｓ，ｂａｓｅｄｏｎｔｈｅｐｒｏｐｅｒｔｉｅｓｏｆｅｐｉｔａｘｉａｌｌａｙｅｒｓｕｃｈａｓｐａｔｔｅｒｎｓｈｉｆｔ，ｕｎｉｆｏｒｍｉｔｙａｎｄｓｕｒｆａｃｅｄｅｆｅｃｔｓ，ｔｈｅｉｎｆｌｕｅｎｃｉｎｇｆａｃｔｏｒｓｏｆｔｈｅｐｒｏｃｅｓｓｓｕｃｈａｓｃｏｎｃｅｎｔｒａｔｉｏｎｏｆｂｕｒｉｅｄｄｏｐａｎｔ，ｄｅｐｏｓｉｔｉｏｎｔｅｍｐｅｒａｔｕｒｅ，ｇｒｏｗｔｈｒａｔｅ，ｓｔｒｕｃｔｕｒｅｏｆｂｕｆｆｅｒｌａｙｅｒｗｅｒｅａｎａｌｙｚｅｄａｎｄｔｈｅｐｒｅｐａｒａｔｉｏｎｔｅｃｈｎｏｌｏｇｙｗａｓｏｐｔｉｍｉｚｅｄ．Ａｔｌａｓｔ，ｔｈｅ２００ｍｍＳｉｅｐｉｔａｘｉａｌｗａｆｅｒｆｏｒｔｈｅＢＣＤｐｒｏｃｅｓｓｗａｓｐｒｅｐａｒｅｄｂｙＣＶＤｍｅｔｈｏｄａｎｄｔｈｅｐｒｏｐｅｒｔｉｅｓｏｆｔｈｅｅｐｉｔａｘｉａｌｌａｙｅｒｗｅｒｅｅ⁃ｖａｌｕａｔｅｄｂｙＨｇ－ＣＶ，ＳＰ１ａｎｄＳＲＰ．ＴｈｅｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｗｅｒｅｉｎａｃｃｏｒｄｉｎｇｗｉｔｈｔｈｅｐｒｏｃｅｓｓｄｅｓｉｇｎｒｅｓｕｌｔｓｗｈｉｃｈｉｍｐｒｏｖｅｄｔｈｅｍａｓｓｐｒｏｄｕｃｔｉｏｎｏｆｓｉｌｉｃｏｎｂｕｒｉｅｄｌａｙｅｒｅｐｉｔａｘｉａｌｗａｆｅｒｆｏｒＢＣＤｐｒｏｃｅｓｓ．Ｋｅｙｗｏｒｄｓ：ＢｕｒｉｅｄＬａｙｅｒＥｐｉｔａｘｙ；ＨｉｇｈＲｅｓｉｓｔｉｖｉｔｙａｎｄＴｈｉｎＬａｙｅｒ；ＰａｔｔｅｒｎＳｈｉｆｔ；Ａｕｔｏｄｏｐｉｎｇ；ＳｕｒｆａｃｅＤｅｆｅｃｔ０引言同一芯片上制作双极性晶体管（Ｂｉｐｏｌａｒ）、互补金属氧化物半导体（ＣＭＯＳ）和双扩散金属氧化物半导体ＢＣＤ（Ｂｉｐｏｌａｒ－ＣＭＯＳ－ＤＭＯＳ）是一种半导体芯［１－２］（ＤＭＯＳ）等器件。ＢＣＤ技术逐渐在电力电子市场中片用单片集成工艺技术，这种技术能够实现在收稿日期：２０２２－０７－２６；修订日期：２０２３－０２－１９作者简介：仇光寅，（１９８６年－），男，江苏南京人，博士，工程师，现从事半导体材料的研发和制备（Ｅ－ｍａｉｌ：ｑｉｕｇｕａｎｇｙｉｎ＠ｇｓ－ｅｐｉ．ｃｏｍ）．

1１期仇光寅，等：２００ｍｍＢＣＤ器件用硅外延片制备技术研究４７占有重要的地位，广泛用于电源管理、显示驱动、汽外延后图形要求高，漂移、畸变小；表线宽１８０ｎｍ～１μｍ车电子、工业控制等领域。面缺陷、颗粒要求高在２００ｍｍ双埋层硅衬底上制备的高阻薄层硅易产生滑移位错线，外延温度控制要Ｐ－ｏｎＰ－结构外延层是ＢＣＤ器件加工的关键工艺环节。为了改求高善器件性能，ＢＣＤ工艺用外延片的衬底使用的埋层高阻厚层，电阻率大于３０Ω·ｃｍ，厚度原子一般为高浓度的砷（Ａｓ）和硼（Ｂ），而Ａｓ和Ｂ高压、高功率小于１０μｍ原子的扩散系数较高，在埋层外延工艺中，具有较难①８英寸工艺平台大尺寸均匀性控制技术控制的自掺杂效应。国内外对于常规的硅埋层外延［３－５］①１英寸＝２．５４厘米的工艺控制已经有了一定研究，但用于高压高功率ＢＣＤ工艺需求的高阻薄层外延研究少有报道。从上述工艺及结构特点分析可以看出，针对另外，ＢＣＤ器件相比常见的功率器件，其线宽要求ＢＣＤ工艺用２００ｍｍ硅外延材料制备技术，主要的高（最小线宽为１８０ｎｍ），因此对光刻要求较高，从难点是外延图形控制低漂移率和畸变率、较高外延而对２００ｍｍ大尺寸外延片表面、图形漂移、外延层参数均匀性分布要求及极低表面缺陷等。均匀性等要求高，因此，ＢＣＤ器件用２００ｍｍ硅外延片是一种生产难度较高的外延类型。本文结合ＢＣＤ器件用２００ｍｍ硅外延材料特性２外延材料工艺控制分析要求，从外延图形漂移、外延层均匀性、表面缺陷等参数指标，分析了衬底埋层浓度、生长温度、生长速２．１图形控制技术率、缓冲层结构等工艺参数对外延参数的影响，并通区别于Ｓｉ抛光片衬底上直接外延，在埋层衬底过实验总结出ＢＣＤ工艺用２００ｍｍ大尺寸硅（Ｓｉ）外上生长外延层，衬底图形及部分埋层导致衬底上存延片的最优制备方法。在规则的“凹坑”，如图２所示。１ＢＣＤ器件用外延材料分析ＢＣＤ工艺中器件种类较多，一般需要做到高低压器件的兼容。为了改善器件性能，需要存在多种埋层，其外延材料结构如图１所示。图２埋层衬底Ｓｉ外延生长示意图Ｆｉｇ．２ＳｃｈｅｍａｔｉｃｄｉａｇｒａｍｏｆｔｈｅＳｉｅｐｉｔａｘｉａｌｇｒｏｗｔｈｏｆｔｈｅｂｕｒｉｅｄｌａｙｅｒｓｕｂｓｔｒａｔｅ不同晶向生长速率的差异是导致外延层存在漂［３］移与畸变的根本原因。ＢＣＤ工艺一般线宽较小，对漂移与畸变要求较高。分析表明，降低生长速率图１ＢＣＤ工艺用外延材料结构示意图［４－６］及提高反应温度可以有效改善漂移及畸变。然Ｆｉｇ．１ＳｃｈｅｍａｔｉｃｄｉａｇｒａｍｏｆｅｐｉｔａｘｉａｌｍａｔｅｒｉａｌｓｔｒｕｃｔｕｒｅｆｏｒＢＣＤ而，温度越高，对于外延自掺杂效应较难控制，影响ｐｒｏｃｅｓｓ外延层电阻率的均匀性。而减少反应源流量可保持较低生长速率，有效改善外延漂移畸变，但会延长高由于器件的特殊要求，针对ＢＣＤ工艺用２００ｍｍ温时间，同样影响外延层电阻率均匀性，另外，设备硅外延材料，对外延材料的要求如表１所示。长时间处于高温状态，设备硬件损耗亦会加剧。表１器件要求及外延工艺特点分析结合以上分析，高温及低生长速率是控制外延Ｔａｂｌｅ１Ｄｅｖｉｃｅｒｅｑｕｉｒｅｍｅｎｔｓａｎｄｅｐｉｔａｘｉａｌｐｒｏｃｅｓｓｃｈａｒａｃｔｅｒ⁃图形的有效方法，但同时需考虑温度及生长速率对ｉｓｔｉｃｓａｎａｌｙｓｉｓ外延层电阻率均匀性及设备损耗的影响，故在实际器件工艺设计外延材料要求工艺中，需要通过实验得到最佳工艺温度和生长

2４８功能材料与器件学报２９卷速率。２．２均匀性控制技术在外延反应中，影响外延层掺杂均匀性的主要［７－９］因素为自掺杂效应。ＢＣＤ工艺用外延片，外延层要求为高阻薄层，受到自掺杂影响较大，主要来源为衬底埋层原子。在此分析外延工艺抑制埋层自掺杂的影响。ＢＣＤ工艺埋层衬底有高浓度的掺杂原子，在外延过程中，Ｂ、Ａｓ会快速扩散，自掺杂效应主要源于埋层原子。应结合理论分析以及相关分立器件多层［１０－１１］外延的自掺杂控制方式，设计相匹配的缓冲层工艺，改善外延层过渡区及均匀性。图３加热灯管分布示意图Ｆｉｇ．３Ｓｃｈｅｍａｔｉｃｄｉａｇｒａｍｏｆｈｅａｔｉｎｇｌａｍｐｔｕｂｅｄｉｓｔｒｉｂｕｔｉｏｎ２．３缺陷控制技术ＢＣＤ工艺使用的外延片是在轻掺的硅衬底上的最优工艺：高温淀积外延层。相对重掺衬底，轻掺衬底热导率（１）温度为１１７０～１２００℃；低，从而更容易出现导热不均问题。衬底在升温、淀（２）生长速率为１～３μｍ／ｍｉｎ；积及降温阶段会受到不均匀加热产生较大的热应（３）缓冲层结构：厚度为０．３～１μｍ，电阻率为力，从而在硅片表面出现滑移位错线。而本文研究０．１～１Ω·ｃｍ；的硅片尺寸为２００ｍｍ，由于硅片尺寸大，极易因为（４）片内温场探测方法，以及最佳的片内温差片内温场分布不均产生滑移位错线缺陷，需要重点窗口。控制片内的温场分布一致性。本文研究使用ＡＳＭＥ２０００单片外延炉，其加热３．２实验结果方式为辐射加热。加热模块分别由中心（ｃｅｎｔｅｒ）、３．２．１图形漂移与畸变前部（ｆｒｏｎｔ）、侧部（ｓｉｄｅ）、后部（ｒｅａｒ）四个区域灯管在温度与生长速率配合试验中，温度分别选取组成，如图３所示。由于不同灯管加热由独立的模１１７０℃、１１８０℃、１１９０℃和１２００℃，生长速率分别选块控制，可通过温度补偿的方式调节各区的温度，从取１μｍ／ｍｉｎ、２μｍ／ｍｉｎ和３μｍ／ｍｉｎ，进行分组实而减少各区温场偏差，降低热应力产生的可能性，温验。场的调节以及片内温场一致性是滑移位错线控制的畸变的判断通过无损显微镜观察方式进行，在关键。相同倍数的显微镜下，关注对准标记在横向和纵向宽度的一致性，宽度一致性越好证明畸变越小，反之３实验及结果畸变越大。从如图４所示的各组试验结果可以看出，在显微镜下（５０倍）图形畸变程度随着温度的升高，畸变逐步降低，相同温度下，随着生长速率的降３．１实验方案低，畸变逐步降低。温度为１１７０℃、１１８０℃时，不本实验采用常压化学气相沉积（ＣＶＤ）技术，使同生长速率下外延后对准标记畸变均比较严重，无用ＴＣＳ作为硅源，ＡＳＭＥ２０００单片炉，通过优化工法满足后道光刻对标要求。艺参数，制备ＢＣＤ工艺用２００ｍｍ硅外延材料。根在１１９０℃、１２００℃两个温度条件下，不同生长据已报道埋层片的加工工艺，并结合ＢＣＤ以及２００速率条件下外延后对准标记清晰可见，均可满足后ｍｍ硅外延片的关键工艺参数，目标为制备的外延层道光刻要求。综合考虑外延设备损耗、生长效率、以厚度为４～１０μｍ，外延层电阻率为３０～８０Ω·ｃｍ。及外延畸变的稳定性，外延温度优选１１９０℃，生长初步选定在如下范围展开试验，探索适宜量产

3１期仇光寅，等：２００ｍｍＢＣＤ器件用硅外延片制备技术研究４９图５片内均匀测试ｐａｔｔｅｒｎ点分布示意图Ｆｉｇ．５Ｓｃｈｅｍａｔｉｃｏｆｔｈｅｄｉｓｔｒｉｂｕｔｉｏｎｏｆｐａｔｔｅｒｎｐｏｉｎｔｓｉｎｓｌｉｃｅｓ图４外延后图形漂移与畸变（ａ）１１７０℃条件组典型照片；（ｂ）１１８０℃条件组典型照片；（ｃ）１１９０℃、３μｍ／ｍｉｎ照片；（ｄ）１１９０℃、２μｍ／ｍｉｎ照片；（ｅ）１１９０℃、１μｍ／ｍｉｎ照片；（ｆ）１２００℃、３μｍ／ｍｉｎ照片；（ｇ）１２００℃、２μｍ／ｍｉｎ照片Ｆｉｇ．４Ｆｉｇｕｒｅｄｒｉｆｔａｎｄｄｉｓｔｏｒｔｉｏｎ（ａ）Ｔｈｅｔｙｐｉｃａｌｐｈｏｔｏｏｆ１１７０℃ｇｒｏｕｐ；（ｂ）ｔｈｅｔｙｐｉｃａｌｐｈｏｔｏｏｆ１１８０℃ｇｒｏｕｐ；（ｃ）ｔｈｅｐｈｏｔｏｏｆ１１９０℃，３μｍ／ｍｉｎ；（ｄ）ｔｈｅｐｈｏｔｏｏｆ１１９０℃，２μｍ／ｍｉｎ；（ｅ）ｔｈｅｐｈｏｔｏｏｆ１１９０℃，１μｍ／ｍｉｎ；（ｆ）ｔｈｅｐｈｏｔｏｏｆ１２００℃，３μｍ／ｍｉｎ；（ｇ）ｔｈｅｐｈｏｔｏｏｆ１２００℃，２μｍ／ｍｉｎ图６内层工艺与片内均匀结果Ｆｉｇ．６Ｉｎｔｅｒｉｏｒｐｒｏｃｅｓｓａｎｄｓｌｉｃｅｕｎｉｆｏｒｍｉｔｙｒｅｓｕｌｔｓ速率优选２μｍ／ｍｉｎ的工艺条件。３．２．２均匀性控制在优选内层工艺条件下，外延制备ＢＣＤ产品片ＢＣＤ器件用硅外延片，其外延电阻率是表征外进行纵向掺杂浓度分析（ＳＲＰ），如图７所示，可以看延片的核心参数，但由于其电阻率高，加之埋层的影出Ｐ埋层与Ｎ埋层具有较高的浓度，外延中采用了响，其片内电阻率一致性是控制的难点。为了抑制分步外延，已经较好地抑制了埋层原子对于外延层Ｂ、Ａｓ埋层对Ｐ型高阻外延层的影响，本文将研究分的影响。对于无埋层区域，通过缓冲层的设计，较好步外延内层工艺，通过外延层片内９点均匀性结果地抑制了埋层原子对无埋层区域的影响，图中Ｅｐｉ（Ｐａｔｔｅｒｎ见图５），选取最佳分步外延内层工艺。区纵向分布几乎不受埋层影响，此工艺方案优化了如图６所示，通过不同内层工艺条件试验结果外延片不同区域的过渡区分布，完全满足了客户端可知，在一定范围内，内层电阻率与片内均匀性正相的器件设计要求。关，内层厚度与片内均匀性反相关。当电阻率达到３．２．３表面缺陷０．１ｏｈｍ时，厚度从０．５μｍ到１μｍ，均匀性不再变滑移位错线，如图８（ａ）所示：外延层表面上，沿化；当厚度达到１μｍ时，电阻率从０．５ｏｈｍ到＜１１０＞滑移方向延伸的直线，多为贯穿整个表面的直线；它是由位错源在应力作用下产生大量位错并０．１ｏｈｍ，同样均匀性不再变化。因此优选工艺条件不断沿＜１１０＞方向滑移出硅片表面而形成的。在外为０．１ｏｈｍ，１μｍ。延生长环节，主要由于反应温度分布不均引起热应

4５０功能材料与器件学报２９卷图７外延片不同区域ＳＲＰ分布Ｆｉｇ．７ＳＲＰｄｉｓｔｒｉｂｕｔｉｏｎｉｎｄｉｆｆｅｒｅｎｔｒｅｇｉｏｎｓｏｆｔｈｅｅｐｉｔａｘｉａｌｓｈｅｅｔｓ图９注入片方块电阻分布示意图Ｆｉｇ．９Ｓｃｈｅｍａｔｉｃｄｉａｇｒａｍｏｆｔｈｅｒｅｓｉｓｔａｎｃｅｄｉｓｔｒｉｂｕｔｉｏｎｏｆｔｈｅ力，超出了硅的应力极限。ｉｎｊｅｃｔｉｏｎｂｌｏｃｋｓ晶格缺陷，如图８（ｂ）所示：物质的微观原子排列受到晶体形成条件、原子的热运动等条件的影响，导致结构偏离了理想晶体结构的区域。图８外延片表面滑移位错线及晶格缺陷（ａ）滑移线ＳＰ１扫描；（ｂ）外延腐蚀镜检图Ｆｉｇ．８Ｓｕｒｓｌｉｐｍｉｓｌｉｎｅｓａｎｄｌａｔｔｉｃｅｄｅｆｅｃｔｓｏｆｅｐｉｔａｘｉａｌｓｈｅｅｔ（ａ）ＳＰ１Ｓｃａｎｏｆｓｌｉｐｌｉｎｅ；（ｂ）Ｉｍａｇｅｏｆｅｐｉｔａｘｉａｌｃｏｒｒｏｓｉｏｎ本文引入温控注入片方块电阻分布方法，可直观反映温场分布情况，图９所示为温控注入片的方块电阻。通过调节不同区域的温度补偿值，并通过温控注入片监控调试的结果。同时，通过外延后的ＳＰ１检测标定滑移线的分布，以进一步反馈工艺优化效果，从而考虑固化温场分布。图１０ＳＰ１扫描图图１０为ＳＰ１扫描图中绿色线为滑移线，通过注（ａ）均匀性６％；（ｂ）均匀性５％；（ｃ）均匀性４％；（ｄ）入片不同片内均匀性与控片表面滑移线的对比关系均匀性３％；（ｅ）均匀性２％可知，片内均匀性越好，表明温场均匀性越好，滑移Ｆｉｇ．１０ＴｈｅＳＰ１ｓｃａｎｐｌｏｔ线越少。考虑滑移线及运行中的波动性，优选注入（ａ）Ｕｎｉｆｏｒｍｉｔｙ６％；（ｂ）Ｕｎｉｆｏｒｍｉｔｙ５％；（ｃ）Ｕｎｉｆｏｒｍｉ⁃片均匀性小于２％条件下的温场工艺。ｔｙ４％；（ｄ）Ｕｎｉｆｏｒｍｉｔｙ３％；（ｅ）Ｕｎｉｆｏｒｍｉｔｙ２％

5１期仇光寅，等：２００ｍｍＢＣＤ器件用硅外延片制备技术研究５１４结论ＳｅｍｉｃｏｎｄｕｃｔｏｒｓａｎｄＳｅｍｉｍｅｔａｌｓ，Ｖｏｌ７２［Ｍ］．ＮｅｗＹｏｒｋ：ＡｃａｄｅｍｉｃＰｒｅｓｓ，２００１．本文研究了ＢＣＤ工艺用２００ｍｍ硅外延材料制［４］赵丽霞，张鹤鸣．Ｓｉ外延过程中图形漂移的研究［Ｊ］．微备技术，分析了外延工艺的控制难点及相应的改善纳电子技术，２００９，４６（１１）：６９１－６９４．方案。通过图形漂移控制、均匀性控制及表面缺陷［５］李养贤，鞠玉林．Ｐ＜１００＞Ｓｉ衬底晶向偏离度对外延埋控制技术，优化了工艺参数，验证了工艺设计的正确层图形畸变的影响［Ｊ］．半导体学报，１９９６，１７（４）：２４１性和有效性，确认最佳工艺条件，生长温度为－２４５．１１９０℃；生长速率为２μｍ／ｍｉｎ；缓冲层结的厚度为［６］段路强．温度对硅外延图形漂移的影响及监控［Ｊ］．集１μｍ，电阻率为０．１Ω·ｃｍ；注入片温场条件为小于成电路应用，２０１８，３５（０３）：４９－５２．２％。２００ｍｍ硅外延片的分析测试结果表明制备的［７］刘玉玲，金杰，徐晓辉，等．硅ＣＶＤ外延自掺杂效应的分析研究［Ｊ］．电子科学学刊，１９９６，１８（３）：３３２－３３６．外延片完全满足不同客户及多种结构的要求，并且［８］傅雄强，魏雅敏．Ｐ型硅外延层电阻率的控制［Ｊ］．微电可以通过生长温度、生长速率及缓冲层调整，拓展该子学，１９９４，２４（４）：４９－５２．外延技术的应用面，提升了大尺寸埋层外延制备技［９］李明达，李普生，薛兵．低功耗肖特基整流器件用２００术的产业化水平。ｍｍ高均匀性硅外延层生长工艺［Ｊ］．科学技术与工程，２０１８，１８（３６）：２０５－２１０参考文献：［１０］王向武，陆春一．多层硅外延中自掺杂现象研究［Ｊ］．［１］陈志勇．ＢＣＤ工艺优化与良率提升［Ｄ］．上海：上海交通固体电子学研究与进展，１９９４，０００（００３）：２６７－２７１．大学，２００７．［１１］赵建君，肖建农，马林宝．一种变温变掺杂流量的埋［２］张帅．功率集成与０．３５微米ＢＣＤ工艺研究［Ｄ］．上层外延生长方法［Ｊ］．电子与封装，２０１６，１６（１）：３４－海：复旦大学，２００９．３７．［３］ＲｉｎａｌｄｉＡＭ，ＣｒｉｐｐａＤ，ＣａｖａｌｌｏｔｔｉＣ，ｅｔａｌ．ＳｉｌｉｃｏｎＥｐｉｔａｘｙ⁃