高性能流水线ADC中时钟稳定电路的设计.pdf

《高性能流水线ADC中时钟稳定电路的设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、高性能流水线ADC中时钟稳定电路的设计ResearchandDesignofaClockStabilizerinHighPerformancePipelinedADC2011年3月合肥工业大学fiJIillriIirlIriiiiIII：Y1886693本论文经答辩委员会全体委员审查，确认符合合肥工业大学{i!；i{。?学位论文质量要求。主委导独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究-r_作及取得的研究成果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得金8壁王些态堂或其他教育机构的

2、学位或证书而使用过的材料。与我一同-r作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。学位论文作者签字．艿．畅学位论文版权使用授权书本学位论文作者完全了解金胆王些太堂有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人授权金魍王些太堂可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后适用本授权书)学位论文作者毕业后去向：工作单位：通讯地址：导师签名：签字日期：2电话：邮编：萄叼彩洲．s，否kd肭‘考一心

3、一：●f名引签1者：文期论日位字学签高性能流水线ADC中时钟稳定电路的设计摘要随着数字信号处理技术及通信技术的发展，系统对模数转换器(ADC)的性能要求也越来越高。在流水线ADC中，采样时钟的精度是影响流水线ADC性能的重要因素之一。本文基于Chartered0．189m，1．8VCMOSmixedsignal工艺，研究并设计了一款应用于14位分辨率、100MSPS转换速率流水线ADC中的时钟稳定电路，并完成其版图设计。首先阐述了时钟信号定义及时钟抖动对流水线ADC性能的影响，随后研究基于锁相环以及基于延迟锁相环的时钟稳定电路基本原理，并分析了它们的优缺点。在此基

4、础上，提出本文设计的时钟稳定电路架构。基于延迟锁相环原理，设计了一款应用于高性能流水线ADC中的低抖动时钟稳定电路，包括时钟输入电路、占空比调整电路以及时钟产生电路的设计。在电路设计中，采用时钟合成电路对输入时钟及反馈时钟进行相位合成，从而消除了由于采用鉴频鉴相器带来的相位积累效应；采用连续时间积分器实现时钟占空比检测，并输出控制信号以调整占空比，从而消除了传统电荷泵检测中由电荷泵充放电电流和电荷泵开关引入的误差；采用施密特触发器增加时钟上升沿和下降沿的陡峭度；在时钟占空比调整中，固定输入时钟的上升沿而只调节其下降沿，以提高时钟精度并降低设计难度。最后给出了整个电

5、路的版图设计。利用CadenceSpectre仿真软件对设计的时钟稳定电路进行仿真验证，仿真结果表明，电路可以在200ns以内快速锁定占空比，精度为50％士10趔％。电路可以将占空比为20％一80％的输入时钟调整为50％占空比的时钟信号，稳定后的时钟抖动小于0．08ps，最高调整的输入信号频率高达250MHz，满足设计要求。路关键词：时钟稳定电路；时钟输入电路；占空比调整电路；时钟产生电DesignofDutyCycleStabilityinPipelineADCAbstractHighPerformanceThedevelopmentofdigitalsigna

6、lprocessingandcommunicationenhancesthedemandofADC，especiallyitsaccuracyandspeed．InthepipelineADC，theaccuracyofsamplingclockplaysasignificantroleintheaccuracyandspeedofpipelinedADC．BasedonChartered0．18斗m，1．8VCMOSmixedsignallibrary，thepaperdesignsclockstabilitycircuitappliedin14bit．1OOM

7、SPSpipelineADCaswellasitslayout．Firstly．the‘papergivesthedefinitionofclockandtheinfluencefromtheiitteroftheclocktopipelineADC．ThenthemaintwoclockdutycyclecircuitsPLLandDLLarediscussed，includingtheiradvantagesanddisadvantages．Andtheconstructionofdutycyclecircuitsisputforward．Thispaperd

8、esign