第3章 FPGACPLD结构与应用ppt课件.ppt

《第3章 FPGACPLD结构与应用ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术实用教程第3章FPGA/CPLD结构与应用3.1概述基本门组合电路时序电路图3-1基本PLD器件的原理结构图3.1概述3.1.1可编程逻辑器件的发展历程PROM(ProgrammableReadOnlyMemory)PLA(ProgrammableLogicArray)PAL(ProgrammableArrayLogic)GAL(GenericArrayLogic)EPLDCPLDFPGA3.1概述3.1.2可编程逻辑器件的分类图3-2PLD按集成度分类3.2简单可编程逻辑器件原理3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表

2、示3.2简单可编程逻辑器件原理3.2.1电路符号表示图3-7PLD中或阵列的表示图3-8阵列线连接表示3.2简单可编程逻辑器件原理3.2.2PROM图3-9PROM基本结构3.2简单可编程逻辑器件原理3.2.2PROM图3-10PROM的逻辑阵列结构3.2简单可编程逻辑器件原理3.2.2PROM图3-11PROM表达的PLD阵列图3.2简单可编程逻辑器件原理3.2.3PLA图3-13PLA逻辑阵列示意图3.2简单可编程逻辑器件原理3.2.4PAL图3-16PAL的常用表示图3-15PAL结构图3-17一种PAL16V8的部分结构图逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与

3、阵列固定或阵列GAL16V8图3-18GAL结构3.2.5GAL3.2简单可编程逻辑器件原理3.2.5GAL图3-19寄存器输出结构3.2简单可编程逻辑器件原理3.2.5GAL图3-20组合双向输出结构3.2简单可编程逻辑器件原理3.2.5GAL图3-22复合型组合输出结构3.2简单可编程逻辑器件原理3.2.5GAL图3-23反馈输入结构3.2简单可编程逻辑器件原理3.2.5GAL图3-24输出反馈结构3.2简单可编程逻辑器件原理3.2.5GAL图3-25简单模式输出结构早期CPLD的结构是在GAL的基础上扩展、改进而成的，尽管它的规模比GAL大得多，功能也强得多，但它的主体部分——可

4、编程逻辑块仍然是基于乘积项（即：与-或阵列）的结构。就编程工艺而言，多数的CPLD采用E2PROM编程工艺，也有采用FlashMemory编程工艺的。它们有一个共同点，即：掉电后存储的数据不会丢失。3.3CPLD的结构与工作原理下面以Altera公司生产的MAX7000系列为例，介绍CPLD的电路结构及其工作原理。图3-27MAX7128S的结构逻辑阵列块LABI/O控制块可编程互连阵列PIAMAX7000A的电路结构INPUT/GCLK1INPUT/OE2/GCLK2INPUT/OE1INPUT/GCLRnPIA6or10OutputEnables······LABC36I/OCon

5、trolBlock3616···63to16I/OLABA3to1616···6宏单元1～16I/OControlBlock3to16I/O3to163to163to163to163to16LABD36I/OControlBlock3616···63to16I/OLABB3to1616···6I/OControlBlock3to16I/O3to163to163to163to163to166or10OutputEnables宏单元17～32宏单元49～64宏单元33～48它主要由逻辑阵列块LAB（LogicArrayBlock）、I/O控制块和可编程互连阵列PIA（Programmabl

6、eInterconnectArray）三个部分构成。MAX7000A的主体是通过可编程互连阵列PIA连接在一起的、高性能的、灵活的逻辑阵列块。1．逻辑阵列块LAB每个LAB由16个宏单元组成，输入到每个LAB的有如下信号：①来自于PIA的36个通用逻辑输入；②全局控制信号（时钟信号、清零信号）；③从I/O引脚到寄存器的直接输入通道，用于实现MAX7000A的最短建立时间。LAB的输出信号可以同时馈入PIA和I/O控制块。2．宏单元MacrocellMAX7000A的宏单元如图3-26所示，它包括与阵列、乘积项选择阵列以及由一个或门、一个异或门、一个触发器和4个多路选择器构成的OL

7、MC。不难看出，每一个宏单元就相当于一片GAL。3.3CPLD的结构与工作原理图3-25简单模式输出结构与阵列、乘积项选择矩阵与阵列用于实现组合逻辑，每个宏单元的与阵列可以提供5个乘积项。乘积项选择矩阵分配这些乘积项作为“或门”或“异或门”的输入(以实现组合逻辑函数)，或者作为触发器的控制信号（清零、置位、使能和时钟）。3.扩展乘积项尽管大多数逻辑函数可以用一个宏单元的5个乘积项来实现，但在某些复杂的函数中需要用到更多的乘积项，这样就必须利