资源描述：
《基于dsp和fpga的arinc429机载总线接口板的硬件设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、基于DSP和FPGA的ARINC429机载总线接口板的硬件设计
2、第1摘 要：介绍了民用飞机机载数据总线ARINC429的硬件接口板,该接口板采用DSP和FPGA实现四路ARINC429信号收发通道,使整个系统的处理速度大大提高。 机载数据总线ARINC429在当代的运输机和相当数量的民航客机(如A310、A300、A600、B757、B767)中有着广泛的应用。目前国内对ARINC429总线接口板的设计一般都是基于HARRIS公司的HS3282芯片完成的,它的缺点是路数有限、非常不灵活。因此对ARINC429总线接口板的研制,实现多通道ARINC429总线数据的接收
3、和发送,成为目前对飞机机载总线接口研究的重点,具有非常重要的现实意义和应用前景。1ARINC429总线简介 在现代民用飞机上,系统与系统之间、系统与部件之间需要传输大量信息。ARINC规范就是为了在航空电子设备之间传输数字数据信息而制定的一个航空运输的工业标准。 ARINC429(以下简称429)总线采用双绞屏蔽线传输信息,通过一对双绞线反相传输,具有很强的抗干扰能力。而调制方式则采用双极归零制的三态码方式,即信息由“高”、“零”和“低”状态组成的三电平状态调制。429电缆上的信号及经电平转换后的信号如图1所示。429总线每一个字为32位,它的字同步是以传输周期至
4、少4位的时间间隔也就是4位码字为基准的。500)this.style.ouseg(this)">图1429信号及电平转换后的波形2系统总体方案 429总线接口板的主要功能是在429信号及相关外设之间起到桥梁作用,它既能接收双极归零制的429信号并将其转换为数字信号送入计算机或其它设备,又可将计算机或其它设备发出的数字信号转换为429信号输出。本文介绍的总线接口板采用FPGA和DSP实现四路429信号接收通道和四路429信号发送通道,且每路通道之间相互独立。在这个接口板中,每两个数据字之间的时间间隔可调,每一个收发通道能单独定义字间隔长度,每个通道校验方式可单独定义为
5、奇校验或偶校验,数据发送可以选择单帧发送或自动重复发送(重复发送某一帧)。 整个接口板由调制电路、解调电路、FPGA、DSP和双口RAM组成,如图2所示。500)this.style.ouseg(this)">图2接口板硬件结构图3硬件电路设计3.1调制解调电路设计 429信号进入接口板后,首先要把429信号转换为数字电路可以识别的TTL电平。这里采用HOLT公司的HI-8482实现信号的解调,将标准的429总线信号转换成5VTTL数字信号。为了降低干扰,在429总线信号的四个输入管脚分别接入39pF的高精度军品电容;采用HOLT公司的HI-8585芯片实现信号的
6、调制,将TTL数字电平转换为标准的429信号。3.2FPGA内部逻辑设计 按照429信号的编码格式、特点、传输规则以及协议要求,选用一片ALTERA公司的ACEX1K型的FPGA发送和接收四路数据。每一路分为接收部分和发送部分。 接收部分的主要作用是通过串/并转换将串行数据转换为32位并行数据,并对收到的数据自动实行差错控制。对于字间隔、位间隔出错等错误能进行自动检测,若无错误,则将数据分两次送至DSP的16位数据总线上,以供读取。接收模块结构框图如图3所示。500)this.style.ouseg(this)">图3接收模块结构框图 发送部分的主要功能是将DS
7、P送入的数据暂存在FPGA内部的FIFO中,等待发送命令。一旦接到发送控制指令,FIFO输出数据并通过并/串转换将并行数据转换为串行数据,同时加入预先设定的间隔。用户可通过写控制寄存器选择发送模式(即单帧发送或自动重复发送)、发送通道延迟设定、发送通道字间隔设定,还可通过读取状态位检查它的工作状态(发送缓冲器空、发送缓冲器满和是否正在发送)。发送模块结构框图如图4所示。500)this.style.ouseg(this)">图4发送模块结构框图 以上介绍的只是一路发送通道和接收通道,由于本系统共有四路独立的发送通道和四路独立的接收通道,故在FPGA中需设置四个接收模
8、块和四个发送模块,通过DSP的地址线来选取其中的一路发送通道或接收通道。 FPGA内部结构是基于SRAM的,因此需要一片配置芯片固化内部逻辑。为了便于调试,采用JTAG模式和被动串行模式(PS)两种配置模式,调试时使用JTAG模式直接将逻辑写入FPGA内部,调试好后再用PS模式将程序写入配置芯片。通过对FPGA和配置芯片上的引脚进行跳线,可选择不同的配置方式。跳线电路如图5所示。500)this.style.ouseg(this)">图5FPGA配置跳线设置 FPGA作为DSP的一个I/O外设,必然要对它的寄存器地址统一编址。在此将FPGA编址在
