eda课程设计---拔河游戏机

《eda课程设计---拔河游戏机》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、XXXXXX学院课程设计题目：ＥＤＡ拔河游戏机课程设计作者：XXX专业：自动化班级：XXX学号：XXXXX指导老师：XXX2012年12月15日16主要内容、基本要求、主要参考资料等主要内容：电子拔河游戏机是一种能容纳甲乙双方参赛游戏电路。由一排发光二极管表示拔河的“电子绳”。由甲乙双方通过按纽开关使发光二极管向一方的终点延伸，当延伸到某方的最后一个发光二极管时，则该方获胜，连续比赛多局以定胜负。基本要求：1、设计一个能进行拔河游戏的电路。2、电路使用9个发光二极管，开机后只有中间一个发亮，此即拔河的中心点。3、游戏双方各持一个按钮，迅

2、速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。4、亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。5、用数码管显示获胜者的盘数。主要参考资料：[1]潘松著.EDA技术实用教程(第二版).北京：科学出版社,2005.[2]康华光主编.电子技术基础模拟部分.北京：高教出版社,2006.[3]阎石主编.数字电子技术基础.北京：高教出版社,2003.一、总体设计思想1.基本原理由设计内容可知，需要一个十进制的计数器，用于对双方按钮的次数计数，并通过译码

3、器显示在数码管上。显视控制部分设计要求在发光二极管上显示游戏状态，双方每按十次，亮点向先按十次移动一次，对脉冲进行计数，每十次移一位。需接入一个清零端，用于复位。将以上程序组装起来。2.设计框图16译码器编码电路选择开关整形电路可逆计数器控制电路图1.拔河机游戏机框图二、设计步骤和调试过程1、总体设计电路总体电路图和仿真图如图(25)所示，由仿真图可知，此电路设计无误，可以实现按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上，可逆计数器输出的代码经译码器译码后驱动电平指示灯点亮并产生位移，当亮点移到任何一方终端后

4、，由于控制电路的作用，使这一状态被锁定，双方按键产生的输入脉冲不起作用。如按动复位键C，亮点又回到中点位置，再次按C键则比赛又可重新开始。16图2.电路图2、模块设计和相应模块程序1.顶层文件libraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_unsigned.all;entitybaheisport(player1,player2:instd_logic;--玩家1,2输入clk_in:instd_logic;--clk_in(1MHZ)reset:instd_logic;

5、--重置键row:outstd_logic_vector(7downto0);col:outstd_logic_vector(7downto0);led:outstd_logic_vector(7downto0);--绳子cats:outstd_logic_vector(6downto0);--比分q:outstd_logic_vector(5downto0);--数码管控制mus:outstd_logic);--蜂鸣输出endbahe;architecturebody_baheofbaheis--计数模块componentcountp

6、ort(clk_1:instd_logic;--1HZ输入sw:instd_logic;--状态开关player1,player2:instd_logic;--选手输入sum1,sum2:outstd_logic_vector(4downto0));--计数结果输出endcomponent;--比较模块componentcmpport(clk_100:instd_logic;--100hzclk_1:instd_logic;--1hzsw:outstd_logic;--状态开关输出reset:instd_logic;--重置start:

7、instd_logic;--开始sum1,sum2:instd_logic_vector(4downto0);--计数结果输入music_begin:outstd_logic;--音乐16record1,record2:outstd_logic_vector(1downto0);--比分输出lights:outstd_logic_vector(2downto0));--拔河绳子显示endcomponent;--音乐模块componentmusicport(reset:instd_logic;--重置clk:instd_logic;--1

8、MHzclk_5:instd_logic;--5hzmusic_begin:instd_logic;--音乐开始mus:outstd_logic);endcomponent;--译码模块componentd