EDA电子拔河游戏机课程设计

《EDA电子拔河游戏机课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一、设计任务以及要求1.设计一个模拟拔河游戏机比赛的逻辑电路。2.电路使用15个电平指示灯排成一排，开机后只有中间一个点亮，以此作为拔河的中心线。3.比赛双方各持一个按键，迅速不断的按动产生脉冲，谁按得快，亮点向谁方向移动。每按一次，亮点移动一次。4.移动到任何一方终端指示灯点亮，这一方得胜，此时双方按键均无作用，输出保持，只有经裁判按动复位后，恢复到中心线。5.显示器显示胜者的盘数。二、总体框图2.1设计方案:本课题所设计的拔河游戏机由15电平指示灯排列成一行，开机之后只有中间一个电平指示灯亮，以此作为拔河的中心线。

2、可逆计数器原始状态为0000，经译码后输出中间的电平指示灯亮。游戏双方各持一个按键，迅速地、不断地按动产生脉冲信号，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这一方就获胜，此时双方按键均无作用，输出保持，只有经裁判复位后才使亮点恢复到中心线。当一局比赛结束后,由点亮该终点灯的信号使电路封锁加减脉冲信号的作用.即实现电路自锁,使加减脉冲无效。同时，使计分电路自动加分。当两人比赛结束后，裁判可以让计分显示器清零。控制电路部分应能控制由振荡器产生的脉冲信号进入计数器的加减脉冲的输入端，其进

3、入方向则由参赛双方的按键信号决定。2.2电路原理图：图一为拔河游戏机的电路框图142.3模块功能及思路介绍本次设计中一共包含了六个模块。1、整形电路整形电路，使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。2、译码电路拔河开始后中心处二极管首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。3、控制电路指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。4、胜负显示显

4、示比赛选手各自胜负次数5、复位控制每次比赛结束后裁判能控制让电路回复比赛。也能让显示器归零。三、选择器件3.1、选择器件：+5V直流电源5个单刀双掷开关4个14DCD_HEX译码显示器2件CC4514BD4线—16线译码器1片CC4518BD双同步十进制计数器2片74LS193D同步二进制可逆计数器1片74LS00D与非门8片74LS08D与门2片74LS05D非门1片74LS32D或门1片电阻1KΩ4个3.2、主要器件极其相关功能1、4514BD 4线－16线译码器引脚排列及功能：4514BD管脚图输   入高电平输

5、出端输   入高电平输出端LEINHA3A2A1A0LEINHA3A2A1A0100000YO101001Y9100001Y1101010Y10100010Y2101011Y11100011Y3101100Y12100100Y4101101Y13100101Y5101110Y14100110Y6101111Y15100111Y711××××无101000Y800××××①4514BD逻辑功能图14说明：Y0～Y15—数据输出端；①—输出状态锁定在上一个LE＝“1”时，A0～A3的输入状态；A0～A3—数据输入端；INH

6、—输出禁止控制端；LE—数据锁存控制端。2、4518BD双十进制同步计数器引脚排列及功能：4518BD管脚图输   入输出功能CPREN↑01加计数00↓加计数↓0×保   持×0↑↑0010↓×1×全部为“0”4518逻辑功能表4518BD管脚说明：1CP、2CP—时钟输入端；1R、2R—清除端；1EN、2EN—计数允许控制端；1Q0～1Q3—计数器输出端；2Q0～2Q3—计数器输出端。3、74LS193D同步二进制可逆计数器简要说明：74LS193为可预置的十六进制同步加/减计数器。74LS193的清除端是异步的。

7、当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。19314的预置是异步的。当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（P0～P3）相一致的状态。193的计数是同步的，靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。74LS193管脚图74LS193管脚说明：当置入控制端（PL）

8、为低电平时，不管时钟CP的状态如何，输出端3，2，6，7即可预置成与数据输入端15，1，10，9相一致的状态。可当成输出端14为置零端；11为置数端。3，2，6，7为输出端；14为置零端；5为加法计数端；4为减法计数端；12，13分别为进借位端。14逻辑符号图74LS1934、74LS00与非门INPUTOUTPUTABY0011