数字逻辑电路设计报告1

数字逻辑电路设计报告1

ID:12867790

大小:929.50 KB

页数:8页

时间:2018-07-19

数字逻辑电路设计报告1_第1页
数字逻辑电路设计报告1_第2页
数字逻辑电路设计报告1_第3页
数字逻辑电路设计报告1_第4页
数字逻辑电路设计报告1_第5页
资源描述:

《数字逻辑电路设计报告1》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、江苏大学继续教育学院数字逻辑电路课程设计报告课题题目:____多功能数字钟_专业:计算机科学与技术_学生姓名:杨丽君_________小组成员:杨丽君_________指导教师:杭云平______设计时间:2012-5__一、设计目的1)理解数字钟的基本原理。2)掌握具有特殊进制的设计方法。3)理解数字钟设计过程中各单元电路所起的作用。4)熟悉集成电路的使用方法。二、设计要求1)时钟显示功能,能够以十进制显示“时”、“分”、“秒”。2)设计校时装置,能对时分秒分别校正。3)设计整点报时电路,在整点时,便自动发出鸣叫声,时长1

2、s。三.方案设计与论证组成方框图:方案设计:一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”、“分”、“秒”译码器译码,并通过显示器显示时间。四、设计原理和电路图数字钟电路系统有主体电路和扩展电路两大部分组成,振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲。秒计数器满60后再向分计数器进位,分计数器满60后再向时计数器进位,小时计数器

3、再按照“24翻1”或“12翻1”的规律计数(本实验采用“24翻1”)。计时器的输出经译码器送往数码管显示器,计时出现出现误差时必须通过校时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。主体电路由功能部件或单元电路组成,再设计这些电路或选择部件时必须尽量选用同类型的器件,如所有功能部件都选用TTL集成电路或采用COMS集成电路,整个部件所选用元件种类和数量要尽可能少,下面介绍各功能部件和单元电路的设计:1、振荡器振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,一

4、般来说,振荡器的频率越高,计时精度越高,而振荡电路又有石英晶体振荡电路和555振荡电路之分,以下分别介绍:1)石英晶体振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整,它是电子钟的核心,用它产生标准频率信号,再由分频器分成秒时间脉冲。用反相器与石英晶体构成的振荡电路如图2所示。利用两个非门G1和G2自我反馈,使它们工作在线形状态,然后利用石英晶体Z1来控制振荡频率。振荡器振荡频率的精度与稳定度基本上决定数字钟的准确度,晶振频率越高,计时准确度越高。常取晶振的频率为32768Hz,因其内部有15级2分频集成电

5、路,所以输出端正好可得到1Hz的标准脉冲。图1)石英晶体振荡电路2)555与RC组成的多谐振荡器除了石英晶体振荡器外,也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡电路,以产生符合要求的振荡脉冲,这里设振荡频率fo=103Hz。图555震荡电路由于数字钟的设计要求精度高,而采用石英晶体振荡器产生的脉冲频率稳定度高且精确度高,555与RC组成的多谐振荡器的精确度较低,不稳定且电路复杂,与石英晶体振荡电路相比易知石英振荡电路具有振荡频率准确、电路结构简单、频率易调整等特点,因此根据数字

6、钟本身对精确度要求较高的特点,本实验采用石英晶体振荡电路作为振荡电路。2、分频器这次选取了石英晶体振荡电路作为振荡电路。选择了振荡频率为32768的石英晶体。再接上CD4060和CD4027这两芯片。CD4060芯片是由一振荡器和14极二进制串行计数器位组成。振荡器的结构可以是RC或晶振电路。CD4060可以十四分频,而CD4027是双JK触发器,两者与晶振电路连接上,就可以将32768HZ的频率变成1HZ的频率输出。晶振总图3、计数器整个计数器电路由秒计数器、分计数器、时计数器串接而成。秒计数器和分计数器各自由一个十进制计

7、数器和一个六进制计数器串接组成,形成两个六十进制计数器。时计数器可由两个十进制计数器串接并通过反馈接成二十四制计数器。74LS90是二—五—十进制计数器,它有两个时钟输入端CP0和CP1。其中CP0和Q0组成一位二进制计数器,CP1和Q3Q2Q1组成五进制计数器。若Q0和CP1相连接,时钟脉冲从CP0输入,则构成十进制计数器,六分频在十分频的基础上,将QB端接R1,QC端接R2(74LS90连接成的六十进制和二十四进制计数器如图4)、图5))。74LS90有两个清零端R0(1)和R0(2)和两个置九端R9(1)、R9(2)7

8、4LS90计数器是一种中规模二一五进制计数器,管脚引线如图3,功能表如表所示,由此功能表可知,构成S1、S2端最少应有一端接地,构成十分频时,R1、R2端亦必须有一端接地。(1)分秒计数器:将两片74LS90接成60进制计数器,分(秒)个位片为10进制,十位片为6进制如图4)所示。图4六十

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。