pcb设计技巧问与答

pcb设计技巧问与答

ID:14102760

大小:70.50 KB

页数:13页

时间:2018-07-26

pcb设计技巧问与答_第1页
pcb设计技巧问与答_第2页
pcb设计技巧问与答_第3页
pcb设计技巧问与答_第4页
pcb设计技巧问与答_第5页
资源描述:

《pcb设计技巧问与答》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、PCB设计技巧问与答Q:请问就你个人观点而言:针对模拟电路(微波、高频、低频)、数字电路(微波、高频、低频)、模拟和数字混合电路(微波、高频、低频),目前PCB设计哪一种EDA工具有较好的性能价格比(含仿真)?可否分别说明。A:限于本人应用的了解,无法深入地比较EDA工具的性能价格比,选择软件要按照所应用范畴来讲,我主张的原则是够用就好。常规的电路设计,INNOVEDA的PADS就非常不错,且有配合用的仿真软件,而这类设计往往占据了70%的应用场合。在做高速电路设计,模拟和数字混合电路,采用Cadence的解决方案应该属于性能价格比

2、较好的软件,当然Mentor的性能还是非常不错的,特别是它的设计流程管理方面应该是最为优秀的。Q:当一个系统中既存在有RF小信号,又有高速时钟信号时,通常我们采用数/模分开布局,通过物理隔离、滤波等方式减少电磁干扰,但是这样对于小型化、高集成以及减小结构加工成本来说当然不利,而且效果仍然不一定满意,因为不管是数字接地还是模拟接地点,最后都会接到机壳地上去,从而使得干扰通过接地耦合到前端,这是我们非常头痛的问题,想请教专家这方面的措施。A:既有RF小信号,又有高速时钟信号的情况较为复杂,干扰的原因需要做仔细的分析,并相应的尝试用不同的

3、方法来解决。要按照具体的应用来看,可以尝试一下以下的方法。0:存在RF小信号,高速时钟信号时,首先是要将电源的供应分开,不宜采用开关电源,可以选用线性电源。1:选择RF小信号,高速时钟信号其中的一种信号,连接采用屏蔽电缆的方式,应该可以。2:将数字的接地点与电源的地相连(要求电源的隔离度较好),模拟接地点接到机壳地上。3:尝试采用滤波的方式去除干扰。Q:线路板设计如果考虑EMC,必定提高不少成本。请问如何尽可能的答道EMC要求,又不致带太大的成本压力?谢谢。A:在实际应用中仅仅依靠印制板设计是无法从根本上解决问题的,但是我们可以通过

4、印制板来改善它:合理的器件布局,主要是感性的器件的放置,尽可能的短的布线连接,同时合理的接地分配,在可能的情况下将板上所有器件的Chassisground用专门的一层连接在一起,设计专门的并与设备的外壳紧密相连的结合点。在选择器件时,应就低不就高,用慢不用快的原则。Q:我希望PCB方面:1.做PCB的自动布线。2.(1)+热分析3.(1)+时序分析4.(1)+阻抗分析5.(1)+(2)+(3)6.(1)+(3)+(4)7.(1)+(2)+(3)+(4)我应当如何选择,才能得到最好的性价比。我希望PLD方面:VHDL编程--》仿真--

5、》综合--》下载等步骤,我是分别用独立的工具好?还是用PLD芯片厂家提供的集成环境好?A:目前的pcb设计软件中,热分析都不是强项,所以并不建议选用,其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境,在做到百万门以上的设计时可以选用单点工具。13Q:pcb设计中需要注意哪些问题?A:PCB设计时所要注意的问题随着应用产品的不同而不同。就象数字电路与仿真电路要注意的地方不尽相同那样。以下仅概略的几个要注意的原则。1、PCB层叠的决定;包括电源层、地层、走线层

6、的安排,各走线层的走线方向等。这些都会影响信号品质,甚至电磁辐射问题。2、电源和地相关的走线与过孔(via)要尽量宽,尽量大。3、不同特性电路的区域配置。良好的区域配置对走线的难易,甚至信号质量都有相当大的关系。4、要配合生产工厂的制造工艺来设定DRC(DesignRuleCheck)及与测试相关的设计(如测试点)。其它与电气相关所要注意的问题就与电路特性有绝对的关系,例如,即便都是数字电路,是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。Q:在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查,而

7、设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的软件。A:一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面.前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz).所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB迭层的安排,重要联机的走法,器件的选择等,如果这些没有事前有较佳的安排,事后解决则会事倍功半,增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器,高速

8、信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slewrate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声.另外,注意高频信

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。