vhdl的数据对象和数据类型

vhdl的数据对象和数据类型

ID:1497557

大小:194.00 KB

页数:15页

时间:2017-11-12

vhdl的数据对象和数据类型_第1页
vhdl的数据对象和数据类型_第2页
vhdl的数据对象和数据类型_第3页
vhdl的数据对象和数据类型_第4页
vhdl的数据对象和数据类型_第5页
资源描述:

《vhdl的数据对象和数据类型》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VHDL的数据对象和数据类型△类型用于三种数据对象:信号、变量和常量。△信号对象是连接实体的主要机制,用信号在实体之间传送信息。△变量对象位于进程和子程序中,主要用于局部计算结果的暂存。△常量对象命名数据类型的一种特殊值。△整数类型的行为和算术中整数相似,而实型类型行为和算术中的实数类似。△可枚举类型是抽象数据类型,它描述用户定义的操作并使模块更可读。△物理类型表示如距离、电流和时间一类的物理量。△复合类型由数组和记录组成,数组是相同类型元素的分组,而记录是不同类型元素的分组。△寻址类型象一般编程语言中的指针。△文件类型是从模块中能读和能写特定类型的线性数据流。△子类型能对基

2、本类型加限制。VHDL的数据对象和数据类型(1)VHDL的数据对象和数据类型(2)数据对象的分类:1信号:它表示把元件的装配端口连在一起的互连线。2变量:用于对暂时数据的局部贮存,变量只在进程内部是可视的。3常量:顾名思义是规定的值。信号数据对象:把实体连在一起形成模块,信号是实体间动态数据交换的手段,信号说明如下:SIGNALsignal_name:signal_type[:=initial_value];即在关键词SIGNAL后跟一个或者多个信号名,每个信号名将建一个新信号,用冒号:把信号名和信号的数据类型分隔开,信号数据类型规定信号包含的数据类型信息,最后信号还包含初始

3、化信号指定的初值。实体说明部分、结构体说明和程序包说明都能说明信号,全局信号在程序包中说明,它们被所属的实体分享。USEWORK.std_logic_1164.ALL;PACKAGEsigdeclISTYPEbus_typeISARRAY(0to7)OFstd_logic;SIGNALvcc:std_logic:='1';SIGNALground:std_logic:='0';FUNCTIONmagic_function(a:INbus_type)RETURNbus_type;ENDsigdecl;USEWORK.sigdecl.ALL;USEWORK.std_logic_1

4、164.ALL;ENTITYboard_designisPORT(data_in:INbus_type;data_out:OUTbus_type);SIGNALsys_clk:std_logic:='1';ENDboard_design;ARCHITECTUREdata_flowOFboard_designISSIGNALint_bus:bus_type;CONSTANTdisconnect_value:bustype:=('X','X','X','X','X','X','X','X');BEGINint_bus<=data_inWHENsys_clk='1'ELSEint_

5、bus;data_out<=magic_function(int_bus)WHENsys_clk='0'ELSEdisconnect_value;sys_clk<=NOT(sys_clk)after50ns;ENDdata_flow;在程序包中说明的全局信号在实体中说明的sys_clk在结构体中说明的int_bus不能在主动进程中说明信号!board_design的实体VHDL的数据对象和数据类型(3)在程序包sigdecl中说明的全局信号Vec和ground可被多个实体引用,为引用程序包,用VHDL的USE付句。USEwork.sigdecl;USEwork.sigdecl

6、.ground;或USEwork.sigdecl.ALLsys_clk信号能被board_design实体内和board_design实体的任何结构体所引用,sys_clk信号对其实体全局化int_bus信号是结构体局部信号,故它只能在data_flow结构体中,或在结构体的任何进程语句中被引用。变量在进程和子程序中做局部的数据存储,处理信号值要花时间,而变量的赋值都是立即发生的:VARIABLEvariable_name,variable_name:variable_type[:=value];关键词VARIABLE后跟着一个或多个变量名,每个名字建立一个新变量,结构var

7、iable_type定义变量的数据类型,并且还可以指定一个可选的初值,只可以在进程说明部分和子程序说明部分说明变量:VHDL的数据对象和数据类型(4)USEWORK.std_logic_1164.ALL;ENTITYand5ISPORT(a,b,c,d,e:INstd_logic;q:OUTstd_logic);ENDand5;ARCHITECTUREand5OFand5ISBEGINPROCESS(a,b,c,d,e)VARIABLEstate:std_logic;VARIABLEdelay:time

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。