cyclone iv 器件中外部存储器接口

cyclone iv 器件中外部存储器接口

ID:15843444

大小:677.73 KB

页数:16页

时间:2018-08-06

cyclone iv 器件中外部存储器接口_第1页
cyclone iv 器件中外部存储器接口_第2页
cyclone iv 器件中外部存储器接口_第3页
cyclone iv 器件中外部存储器接口_第4页
cyclone iv 器件中外部存储器接口_第5页
资源描述:

《cyclone iv 器件中外部存储器接口》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、7.CycloneIV器件中的外部存储器接口December2010CYIV-51007-2.2CYIV-51007-2.2本章节介绍了Cyclone®IV器件的存储器接口管脚的支持以及外部存储器接口的特性。除了大量供应的片上存储器,CycloneIV器件可以很容易地与各种外部存储器件建立连接,其中包括DDR2SDRAM、DDRSDRAM和QDRIISRAM。外部存储器件是各种图像处理、存储、通信以及通用嵌入式应用的一个重要的系统组件。1Altera建议使用Altera®ALTMEMPHY宏功能来构建所有的DDR2或者DDRSDRAM外部存储器。通过将AlteraDDR2或者DDRSD

2、RAM存储控制器、第三方控制器或者定制控制器用于特定的应用需要,可以实现控制器功能。CycloneIV器件在电气方面提供了对QDRII接口的支持,但是对于QDRII接口,Altera没有提供控制器或者物理层(PHY)宏功能。本章节含盖以下两部分内容:■CycloneIV器件的存储器接口管脚支持(第7-2页)■CycloneIV器件存储器接口特性(第7-12页)f欲了解所支持的最大时钟速率、器件与管脚规划、IP实现以及器件端接的详细信息,请参阅ExternalMemoryInterfaceHandbook。©2010AlteraCorporation.Allrightsreserved.

3、ALTERA,ARRIA,CYCLONE,HARDCOPY,MAX,MEGACORE,NIOS,QUARTUSandSTRATIXwordsandlogosaretrademarksofAlteraCorporationandregisteredintheU.S.PatentandTrademarkOfficeandinothercountries.Allotherwordsandlogosidentifiedastrademarksorservicemarksarethepropertyoftheirrespectiveholdersasdescribedatwww.altera.c

4、om/common/legal.html.AlterawarrantsperformanceofitsISOsemiconductorproductstocurrentspecificationsinaccordancewithAltera'sstandardwarranty,butreservestherighttomakechangestoanyproductsand9001:2008servicesatanytimewithoutnotice.Alteraassumesnoresponsibilityorliabilityarisingoutoftheapplicationoru

5、seofanyinformation,product,orserviceRegistereddescribedhereinexceptasexpresslyagreedtoinwritingbyAltera.Alteracustomersareadvisedtoobtainthelatestversionofdevicespecificationsbeforerelyingonanypublishedinformationandbeforeplacingordersforproductsorservices.CycloneIV器件手册,卷12010年12月Subscribe7–2第7章

6、:CycloneIV器件中的外部存储器接口CycloneIV器件的存储器接口管脚支持图7-1显示了CycloneIV器件中的一个典型的外部存储器接口的数据路径结构图。图7-1.CycloneIV器件中的外部存储器数据路径(1)DQS/CQ/CQnDQOEIOEOEIOERegisterRegisterIOEIOERegisterRegisterVCCIOEDataAIOELERegisterRegisterRegisterGNDIOEDataBIOELELERegisterRegisterRegisterRegisterSystemClockPLL-90°ShiftedClockCap

7、tureClock图7-1注释:(1)图中所示的所有时钟均为全局时钟。f欲了解关于实现完整的外部存储器接口的详细信息,请参阅ExternalMemoryInterfaceHandbook。CycloneIV器件的存储器接口管脚支持CycloneIV器件通过使用数据(DQ)管脚、数据选通(DQS)管脚、时钟管脚、命令管脚以及地址管脚,来与外部存储器进行接口连接。有些存储器接口使用数据屏蔽(DM)管脚或者字节写选择(BWS#)管脚,以使能数据屏蔽功

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。