线阵 ccd 驱动的fpga时序设计

《线阵 ccd 驱动的fpga时序设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、光电技术实验报告线阵CCD驱动FPGA时序设计中国海洋大学2007级电子信息科学与技术线阵CCD驱动的FPGA时序设计实验组成员：袁航周杰赵宁杨剑波摘要：CCD，英文全称：Charge-coupledDevice，中文全称：电荷耦合元件。可以称为CCD图像传感器。CCD是一种半导体器件，能够把光学影像转化为数字信号。CCD上植入的微小光敏物质称作像素（Pixel）。一块CCD上包含的像素数越多，其提供的画面分辨率也就越高。CCD的作用就像胶片一样，但它是把图像像素转换成数字信号。CCD上有许多排列整齐的电容，能感应光线，并将影像转变成数字信号。由于CCD的转换效率、信噪比等光电特性只有在合适的

2、时序驱动下才能达到设计所规定的最佳值，输出稳定可靠的信号，因此，驱动电路的设计也就成为其应用中的关键问题之一。关键词：CCD；时序；驱动仿真一、实验设计要求设计一线阵CCD驱动时钟，用一输入的clk,驱动CCD、AD、FIFO组成的整个CCD系统，并要求有一个复位端reset。二、实验目的本实验主要是设计基于FPGA设计线阵CCD器件复杂驱动电路和整个CCD的电子系统控制逻辑时序的方法，并给出时序仿真波形，通过对线阵CCD驱动电路的时序设计，了解一个系统设计的基本方法，加深了解时序电路的设计方法。三、实验设备ccd线阵：sonyILX511AD：AnalogDevices---AD9224FI

3、FO：IntegratedDeviceTechnology---IDT7204Cypress---CY7C460A四、背景介绍AD电路里面的模拟信号转换为数字信号的电路简称AD电路。FIFO英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。CCD光电技术实验报告线阵CCD驱动FPGA时序设计CCD是以电荷作为信号，而不同于其他大多数器件是以电流或者电压为信号，其基本功能

4、是信号电荷的产生、存储、传输和检测。当光入射到CCD的光敏面时，CCD首先完成光电转换．即产生与入射光辐射量成线性关系的光电荷。CCD的工作原理是被摄物体反射光线到CCD器件上。CCD根据光的强弱积聚相应的电荷，产生与光电荷量成正比的弱电压信号，经过滤波、放大处理，通过驱动电路输出一个能表示敏感物体光强弱的电信号或标准的视频信号。基于上述将一维光学信息转变为电信息输出的原理，线阵CCD可以实现图像传感和尺寸测量的功能。其显著特点是：1.体积小重量轻；2.功耗小，工作电压低，抗冲击与震动，性能稳定，寿命长；3.灵敏度高，噪声低，动态范围大；4.响应速度快，有自扫描功能，图像畸变小，无残像；5.应

5、用超大规模集成电路工艺技术生产，像素集成度高，尺寸精确，商品化生产成本低。因此，许多采用光学方法测量外径的仪器，把CCD器件作为光电接收器。　                 五、设计思路：在老师的指导下，我们对要设计的数字系统进行了分析，其设计的框图如下：在上图中我们可以清楚地看到我们需要做的是用一个输入的clk，产生CCD、AD、FIFO所需要的clk，用以驱动它们。CCD需要两个时钟：rog和clk,AD和FIFO分别需要一个clk。芯片的选择：IDT公司的CMOSASYNCHRONOUSFIFOIDT7203,SONY公司的ILX511系列的CCD和AD9224系列的AD采样器，这三个

6、片子所需要的clk分别为：根据sony公司的ILX511系列线阵CCD的技术手册可以知道，该类型线阵CCD的最好工作时钟在2MHz条件下，ILX511CCD线阵共有2086个像元，其中只有2048个像源是有效的。前面32个和后面6个像元是哑元。转换时AD不对这部分像元进行采样输出。AD必须在这2048个像源开始采样，否则会存入FIFO中一些无用的信息。由上图和技术手册可知ILX511系列线阵CCD，ROG选通脉冲信号和clk信号之间要求，t7要持续5000ns；t9要持续3000ns。另外由该CCD的转换时序图可以知道，在时钟信号的下降沿进行转换输出。光电技术实验报告线阵CCD驱动FPGA时序

7、设计由AD9224的技术资料可以知道，该型ADC采用流水线结构转换频率高达20MHz的高速12位ADC。该型ADC是上升沿采样，而且每采样一个数值要延迟3个时钟周期。AD的输出比输入延迟三个周期，怎样用一个clk协调三个片子进行工作成了我们这次实验的关键。它的采样时序如下图示：用一计数器count对输入的clk的上升沿进行计数，在CCD的2048个有效像源以前让AD和FIFO的clk一直保持在高电