数字逻辑教材第6-7章

数字逻辑教材第6-7章

ID:19290574

大小:774.50 KB

页数:72页

时间:2018-09-26

数字逻辑教材第6-7章_第1页
数字逻辑教材第6-7章_第2页
数字逻辑教材第6-7章_第3页
数字逻辑教材第6-7章_第4页
数字逻辑教材第6-7章_第5页
资源描述:

《数字逻辑教材第6-7章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、72数字逻辑第6章数字系统功能模块设计要完成数字系统的设计,其关键问题是需要对构成数字系统的基本功能模块进行设计与实现,因此本章内容主要是依据VHDL语言平台,通过一些具体示例来描述如何从基本功能部件的设计入手并逐步展开到复杂数字系统的设计。6.1数字系统功能模块我们知道无论是简单数字系统还是复杂数字系统,实际上它们都是由一些称为核的基本功能部件来构成,所以要完成一个数字系统的设计,实际上是先将这样的一些基本功能部件构思出来,然后通过某种互连技术实现这些功能部件的综合,其结果就是需要进入应用场合的数字系统,所以数字系统实际上就是某种具体逻辑功能需求的统称,

2、这个系统根据不同的应用需求可大、可小。比如一个计算机系统就是一个相对复杂的数字系统,而窗帘自动开闭控制模块就是一个很简单的数字系统。为了能真正完成复杂数字系统的设计,我们必须先通过对一些基本功能模块的设计来掌握设计基础和设计思路,然后再通过其它后续内容和课程的学习才能达到设计目的。6.1.1功能模块概念数字逻辑中的功能模块实际上就是某种具备特定逻辑功能的一个电路,所以针对不同的功能需求,我们可以构建数量庞大且功能各异的功能模块,任何数字系统都是由多种功能各异的模块按需求进行特殊综合而成,功特定逻辑功能模块能模块示意图如图6.1所示。图中方框表示根据设计需求

3、而实现外部输入外部输出的某种具有特定逻辑功能的一个电路,外部输入表示该逻辑电路应该满足设计需求的输入组合集,而外部输出表示该图6.1功能模块示意图逻辑电路需要满足设计需求提供的输出组合集,而这样的一个逻辑电路在数字逻辑中就称为功能模块。从功能模块的示意图中我们可以看出,任何数字系统的实现都依赖于这些功能模块的基础设计。在传统数字系统的设计过程中,是将这些分别设计完成的功能模块电路通过搭积木的方式把它们综合成一个可视的互连实体,而现在的设计方式是将这些分别设计完成的功能模块算法(注意,这里提出的是数学算法模型,而非实际电路。)通过下载方式,下载到一个ASIC

4、中,因此这个ASIC就体现了所有功能模块的综合,并且功能模块之间的互连结构将是非可视化的。6.1.2功能模块外特性及设计过程功能模块的外特性描述了某特定逻辑电路输入和输出之间的关联关系。在这个关联关系的描述过程中,我们对功能模块内部的构建参数、如何选择某些参数将使功能模块内部结构的优化得到体现、功能模块的工作速度得以提高、功能模块集成度能否得到增加等需求并不是这种外特性关系描述所关心的,而功能模块的外特性描述只关心的是,设计完成后的功能模块在施加了不同输入信号组合集和时间值后,其功能模块的对外反映(即输出组合集)能否正确地反映出与输入之间的关联关系,即通常

5、所说的逻辑正确关系。72数字逻辑在功能模块的传统设计方式中,使用SSI方式是利用真值表或状态图构造出不同逻辑功能的输入/输出之间的关联描述,然后选用某种相应的基本逻辑电路结构来构造该逻辑功能模块;而在MSI或LSI方式中,则是通过选用市场上可购置到具有同等逻辑功能的非定制器件,在系统互连结构上通过适当的剪裁来构成所需的逻辑功能模块;目前在使用VLSI和ULSI可编程器件的方式下,逻辑功能模块的设计则要经历如下几个阶段:1.功能设计的需求分析;2.输入、输出变量以及时间关系认定;3.编程模块算法流程图设计;4.编程;5.在线仿真、故障注入、功能测试与系统联试

6、。在这5个阶段中,第一个阶段是对设计需求说明进行仔细分析,主要是寻找出将要实现的逻辑功能部件究竟需要用什么样的逻辑函数可以加以完整描述;第二阶段是在传统设计手段上增加了直接使用原理图对逻辑功能部件的设计构思方式,换句话说,就是在真值表、时序图的传统设计方式上增添了绘制功能部件电原理图来设计的方式,这主要是VHDL语言平台直接支持这种设计方式,这将大大简化逻辑设计中的函数表示或穷举过程;第三阶段和第四阶段与一般软件设计过程一样,它们主要是针对设计需求进行算法流程图构思,这个构思就是编程思路的体现,然后根据该算法流程图实施编程;第五阶段是功能部件设计完成后的一

7、些辅助设计,它主要是解决设计中可能出现的设计瑕疵或逻辑非完整性等问题,只有在这些测试都完成后,我们才能真正得到的是一个可以进入市场的产品。为掌握数字系统的设计,首先我们对一些简单功能模块进行设计分析,然后再逐步深化,这里将基本功能模块的设计也分成组合逻辑和时序逻辑两部分内容来进行描述。6.2基于组合逻辑模型下的VHDL设计基于组合逻辑模型下的VHDL设计主要是通过VHDL语言平台,对非时序机模型的基本功能逻辑部件进行设计,所以这类设计相对比较简单。6.2.1基本逻辑门电路设计基本逻辑门电路是构成逻辑功能部件的逻辑单元内核,这些逻辑单元内核就是在逻辑代数中所

8、描述的“与”、“或”、“非”三种基本逻辑运算,而数字逻辑中具有更加

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。