数字逻辑复习

《数字逻辑复习》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第一章：逻辑代数基础1.逻辑代数的基本运算（与，或，非）2.逻辑代数的基本公式（公理）3.逻辑函数的表示法n逻辑表达式n真值表n卡诺图4.逻辑函数的标准形式n最小项表达式最小项：符号表达，三个性质最小项表达式：符号表示，最小项表达式的获取，三个性质n最大项表达式最大项：符号表达，三个性质最大项表达式：符号表示，最大项表达式的获取，三个性质5.逻辑函数三种表示法（逻辑表达式、真值表、卡诺图）的关系（互换）6.逻辑函数的“相等”概念7.逻辑代数的主要定理n定理1德·摩根(DeMorgan)定理n定理2香农(Shannon)定理n定理3对偶定理(及

2、2个推理)自对偶的概念与证明n定理4展开定理(及2个推理)8.逻辑代数的常用公式P21F,F’,F的最小项最大项表达式之间的关系。图1.99.卡诺图化简法练习一：P42-12(4)两种方法练习三：P115-8(含任意项的化简)第二章：组合线路分析1.逻辑门电路与门，或门，非门，与非门，或非门，与或非门，异或门，同或门；2.门电路的主要外特性参数（概念）n标称逻辑电平n开门与关门电平n扇入系数n扇出系数n平均时延3.组合线路分析的基本步骤P53图2.22P54例2；4.全加器：掌握全加的原理，全加和S和高位进位C的表达式，熟悉全加器的真值表，给

3、定一个全加器的逻辑图要懂得分析出这是一个全加器。P55-575.数据多路选择器：熟悉它们的功能和原理，为MSI设计做准备第三章：组合线路的设计1.组合线路的设计步骤P73引例P75例1，例2P81例12.实际设计中要考虑的问题1)函数的变换：与非、与或非、或非（小规模器件）练习三P115-5（1）6（1）7（1）2)含有任意项的设计P115-10n8421码：n余三码：由8421码加上0011形成的一种无权码，由于它的每个字符编码比相应的8421码多3，故称为余三码。如：（526）10=（100001011001）余3码n格雷码：十进制数84

4、21码格雷码余三码00000000000111000100010100200100011010130011001001104010001100111501010111100060110010110017011101001010810001100101191001110111004.组合线路设计举例全加器的设计（半加器的概念）8421码加法器的设计5.应用MSI功能块的组合线路设计用数据多路选择器功能块实现组合逻辑(代数法、卡诺图法)练习三P116-22(3);23(1)(4)第四章：时序线路的分析1.组合线路与时序线路的区别P119图4.22

5、.触发器的逻辑符号，特征表达式，特征函数表，状态图，激励表基本触发器RS触发器D触发器JK触发器T触发器3.各类触发器的相互演变（2种方法）4.时序线路分析步骤：P129图4.235.米里型和摩尔型时序线路的概念与区别。6.同步时序线路分析：P129-136例1~37.异步时序线路分析：P136例题8.P142-P146串行计数器，并行计数器P146计数型节拍发生器第5章：时序线路的设计1．同步时序线路的设计设计步骤P154图5.2设计题目：检测连续的“110”序列2.构成原始状态表的方法——直接构图法3.状态表的化简——隐含表法、K次划分法

6、化简原始状态表合并两个状态的原则P164完全定义状态表的化简方法不完全定义状态表的化简方法4.状态编码次佳编码法P175三条主要规则5.时序线路的设计同步计数器的设计