eda期末试卷及答案

《eda期末试卷及答案》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA期末试卷一、填空题 1．一般把EDA技术的发展分为 MOS时代      、  CMOS代       和 ASIC        三个阶段。2．EDA设计流程包括设计输入、设计实现 、实际设计检验 和 下载编程  四个步骤。3．EDA设计输入主要包括 图形输入 、 HDL文本输入  和 状态机输入 。4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 功能仿真  。 5．VHDL的数据对象包括 变量 、 常量和   信号，它们是用来存放各种类型数据的容器。6．图形文件设计结束后一定要通过 仿真 

2、，检查设计文件是否正确。7．以EDA方式设计实现的电路设计文件，最终可以编程下载到  FPGA      和  CPLD      芯片中，完成硬件设计和验证。8．MAX+PLUS的文本文件类型是（后缀名）  .VHD      。9．在PC上利用VHDL进行项目设计，不允许在   根目录         下进行，必须在根目录为设计建立一个工程目录（即文件夹）。10．VHDL源程序的文件名应与  实体名       相同，否则无法通过编译。二、选择题：。11．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）A.仿真器          

3、  B.综合器         C.适配器        D.下载器12．在执行MAX+PLUSⅡ的（D）命令，可以精确分析设计电路输入与输出波形间的延时量。A.Createdefaultsymbol              B.Simulator       C.Compiler                        D.Timing Analyzer13．VHDL常用的库是（A） A.IEEE       B.STD             C.WORK          D.PACKAGE14．下面既是并行语句又是串行语句的是（ C

4、）A.变量赋值   B.信号赋值     C.PROCESS语句   D.WHEN…ELSE语句15．在VHDL中，用语句（D ）表示clock的下降沿。A.clock’EVENT       B.clock’EVENT AND clock=’1’              C.clock=’0’           D.clock’EVENT AND clock=’0’16．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。DA.瘦IPB.固IPC

5、.胖IPD.都不是17．综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。DA.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。18大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。A.FPGA全称为复杂可编程逻辑器

6、件；B.FPGA是基于乘积项结构的可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。19进程中的信号赋值语句，其信号更新是___C____。A.按顺序完成；B.比变量更快完成；C.在进程的最后完成；D.都不对。20．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。BA.器件外部特性；B.器件的内部功能；C.器件的综合约束；D.器件外部特性与内部功能。21．不完整的IF语句，其综合结果可

7、实现________。AA.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路22．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_________。B①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥D.①④⑥23下列标识符中，__________是不合法的标识符。BA.State0B.9moonC.Not_Ack_0D.signall24关于VHDL中的数字，请找出以下数字中最大的一个：__________。AA.2#11

8、11_1110#B.8#276#C.10#170#D.16#E#E125．下列EDA软件中，哪一个不具有逻辑综合功能：__