数电实验实验五、六触发器、计数器

数电实验实验五、六触发器、计数器

ID:33037902

大小:98.78 KB

页数:6页

时间:2019-02-19

数电实验实验五、六触发器、计数器_第1页
数电实验实验五、六触发器、计数器_第2页
数电实验实验五、六触发器、计数器_第3页
数电实验实验五、六触发器、计数器_第4页
数电实验实验五、六触发器、计数器_第5页
资源描述:

《数电实验实验五、六触发器、计数器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验五触发器的逻辑功能测试及移位寄存器一、实验目的1.掌握JK和D触发器的逻辑功能2.掌握集成触发器的使用方法3.学习移位寄存器的构成方法二、实验内容1.测试双JK触发器74LS76的逻辑功能。2.测试双D触发器74LS74的逻辑功能。4.用二片74LS74构成四位移位寄存器。三、实验步骤1.从74LS76中任选一个JK触发器,将其心、S°、J、K端接逻辑开关输入插口,CP端接单次脉冲源,Q端接至逻辑电平显示输入插口。按表11・1测试其逻辑功能并记录结果。2.从74LS74屮任选一个D触发器,按表11-2测试其逻辑功能并记

2、录结果。方法同上。瓦瓦JKQnQn+101XX0101XX1110XX0010XX10110100110110111001111011110000110010111101111110表11-1SdRdDQnQn+101X0101X1110X0010X1011000110101110111从111表11-2。数据输入Q移位脉冲o1T1.用74LS74构成四位移位寄存器。⑴图11-1是D触发器构成的四位移位寄存器,按图接线。根据74LS74引脚排列,标出引脚号。⑵数据输入端接至逻辑开关输出插口,各触发器的输出端Q接至逻辑电平显

3、示输入插口。⑶工作之初请零,在数据输入端送入相应信号。使其经过4个移位脉冲后,输出为“1101”,将工作过程记录于表11・3中。表11-3移位脉冲数寄存器中的数码Q.3Q?QiQ()0000010001200113011041101图11-2四、简答题1.在图11・2中经过一个CP脉冲后,JK触发器为何种状态?JK触发器为态。2.用74LS76的JK触发器转换成的D触发器与74LS74的D触发器在工作屮有什么不同Z处?前者在时钟脉冲后沿触发翻转,后者在时钟脉冲前沿触发翻转。3.移位寄存器如杲采用串行输出方式应从哪里输出?需

4、送儿个脉冲才能把“1101”取出?移位寄存器如果采用串行输出方式应从Q3输出。需送八个脉冲才能把“1101”収出。实验六计数器(一)一、实验目的学会用触发器构成计数器的方法。二、实验内容1.用二片74LS74构成二进制加法计数器。2.用74LS76构成N制加法计数器。三、实验步骤1.二进制加法计数器⑴画出用D触发器构成四位二进制异步加法计•数器的电路图。(参照实验指导书P.84图3-5-1o按74LS74引脚排列,标出引脚号。)图12-1⑵用二片74LS74按图12J接线,各触发器的心端接至逻辑开关输出插口,£.端接高电平

5、,输11!端Q3、Q2、Qi、Q()接逻辑电平显不输入插口。⑶清零后,逐个送入单次脉冲。把Qs〜Qo的状态填入表12・1。表12-1CP012345678910111213141516Qo01010101010101010Qi00110011001100110Q200001111000011110Qs000000001111111103.图11-2是一个N制加法计数器。用74LS76按图接线。清零后,逐个送入单次脉冲,把Q3〜Qo的状态填入表12・2。计数脉冲QiQo000101210300表12-2图12-2四、简答题1

6、.将图12・1作什么样的改变,即可构成四位异步二进制减法计数器?将低位触发器的输出端Q接到高位触发器的时钟输入端即可。2.图12-2屮由JK触发器构成的计数器是儿进制计数器?三进制计数器。3.以74LS74为核心构成九进制计数器,至少要用几片74LS74?至少要用两片74LS74集成片。实验十三计数器(二)实验目的1.学习测试四位二进制计数器74161的逻辑功能。2.学会用74161构成N进制计数器。实验内容1.测试74161的逻辑功能。2.以74161为核心辅以与非门用置零法构成七进制计数器。3.以74161为核心辅以与

7、非门用置数法构成七进制计数器。实验前设计好电路。(画出电路图和状态转换图)置冬法1进位输出状态转换图置数法三、实验步骤1.74161的逻辑功能测试⑴把74161的兀'、15、EP、ET、CP及.D3、D?、D

8、、D°端分别接至逻辑开关输岀插口,把、Q.3、Q?、Qi、Q()端接至逻辑电平显示输入插口。⑵按表21-174161的功能表测试功能。把测试结果填入表13-1中。表13-1CPLDEPETD3D2DQ0Q3n+,Q2n+,Qin+,Qon+,功能X0XXXXXXX0000置零t10XX11101110置数X11011

9、0011001保持t1111XXXX加1计数计数2.按设计好的七进制计数器电路接线。并把Qs、Q2、Qi、Q()分别接到逻辑电平显示输入插口和实验箱上的显示译码器的对应输入口D、C、B、Ao清零后,逐个送入单次脉冲,把Q3〜Qo的状态填入表13・2。表13-2计数脉冲CP置零法置数法Q3Q2Q1Q0数码

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。