数字系统设计与vhdl课程大作业

《数字系统设计与vhdl课程大作业》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字系统设计与VHDL课程大作业霓虹灯电路设计学院：计算机科学与工程班级：计算机科学与技术一班学号：1305010126姓名：唐艳香组员：郑林升，袁博，唐艳香实验内容：1)使用平台上的8个七段数码管进行显示，即围绕平台上的8个数码管转圈；2)要求同时显示的段数为1、2、3段可选；3)可进行顺向、逆向显示（通过某一开关键进行选择）；4)按下复位键后，重新开始旋转；5)多种点亮方式自选，如全亮等。总体模块划分：1）定义输入输出端；2）由于只有一个主程序，所有模块都直接添加在里面。主程序中可看做复位，旋转方向，旋转速度，旋转块数的小程序结合；3）

2、建立波形图，进行仿真；4）绑定引脚，下载程序进行测试；5）修正小bug。代码实现：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitywater_lampisgeneric(n:integer:=60000);port(clk_sys:instd_logic;order:instd_logic;k:instd_logic;q:instd_logic;num:instd_logic_vec

3、tor(2downto0);L:outstd_logic_vector(7downto0);LED:outstd_logic_vector(7downto0));endwater_lamp;architectureoneofwater_lampissignalcnt:integerrange0ton;signalcnt1:integerrange0ton;signalcnt2:integerrange0ton;signalclk_new:std_logic;signalcnm:integerrange19downto0;signalcnm0

4、:integerrange19downto0;signalclk_new1:std_logic;signalclk_new2:std_logic_vector(0to1):="00";beginp1:process(clk_sys)beginifclk_sys'eventandclk_sys='1'thenifcnt

5、ED_tmp:std_logic_vector(7downto0);beginifclk_new'eventandclk_new='1'theniforder='0'thenifcnm>0thencnm<=cnm-1;elsecnm<=19;endif;elseifcnm<19thencnm<=cnm+1;elsecnm<=0;endif;endif;endif;endprocessp2;p3:process(cnm,num,clk_sys,cnt1,cnt2,clk_new2)beginifnum="001"thencnm0<=cnm;e

6、lsifnum="011"thenifclk_sys'eventandclk_sys='1'thenifcnt1

7、integer(n/1000)thencnt2<=cnt2+1;elsecnt2<=0;ifclk_new2="00"thenclk_new2<="01";cnm0<=cnm;elsifclk_new2="01"thenclk_new2<="10";ifcnm=19thencnm0<=0;elsecnm0<=cnm+1;endif;elsifclk_new2="10"thenclk_new2<="00";ifcnm=18thencnm0<=0;elsifcnm=19thencnm0<=1;elsecnm0<=cnm+2;endif;endi

8、f;endif;endif;endif;endprocessp3;p4:process(cnm0)beginifk='1'thencasecnm0iswhen0=>L<="011