fpga_asic-四大fpga供应商专家谈fpga设计诀窍

《fpga_asic-四大fpga供应商专家谈fpga设计诀窍》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛四大FPGA供应商专家谈FPGA设计诀窍摘要：Actel、Altera、LatticeSemiconductor和Xilinx是目前业界最主要的四大FPGA供应商，就什么是目前FPGA应用工程师面对的最主要设计问题？如何解决？等一系列大家非常关心的关键设计问题发表他们的独到见解。关键词：FPGA，Actel，Altera，LatticeSemiconductor，XilinxActel

2、、Altera、LatticeSemiconductor和Xilinx是目前业界最主要的四大FPGA供应商，为了帮助中国的应用开发工程师更深入地了解FPGA的具体设计诀窍，我们特别邀请到了Altera系统应用工程部总监GregSteinke、Xilinx综合方法经理FredericRivoallon、Xilinx高级技术市场工程师PhilippeGarrault、Xilinx产品应用工程部高级经理ChrisStinson、XilinxIP解决方案工程部总监MikeFrasier、LatticeSe

3、miconductor应用工程部总监BertrandLeigh和软件产品规划经理MikeKendrick、Actel公司硅产品市场总监MartinMason和应用高级经理JonathanAlexander为大家传经授道。他们将就一系列大家非常关心的关键设计问题发表他们的独到见解，包括：什么是目前FPGA应用工程师面对的最主要设计问题？如何解决？当开始一个新的FPGA设计时，你们会推荐客户采用什么样的流程？对于I/O信号分布的处理，你们有什么建议可以提供给客户？如果你的客户准备移植到另外一个FPGA

4、、ASIC和结构化ASIC之间进行抉择？结构化ASIC或ASIC，你会建议你的客户如何做？问：目前FPGA应用工程师面对的最主要设计问题是什么？如何解决？Actel：当用户通过TAP接口进行JTAG测试或者编程时我们发现了许多问题。与目前最先进应用的逻辑复杂度和速度相比，TAP接口和指令集是非常简单和慢速的。这导致用户想当然地认为TAP接口处的信号完整性没有问题，甚至设计中其他位置的其他信号也适当地进行了端接。虽然数据和时钟速率很慢，但是其边沿速率和其他任何信号一样快，因此必须进行适当的端接匹配。

5、此外，我们发现很多用户在规划减小SSO/SSN问题。Altera：功耗、性能优化、调试、接口复杂性、信号完整性和系统复杂度是FPGA开发工程师目前面临的最主要设计问题。1.功耗：QuartusII软件的PowerPlay功率分析和优化技术与StratixIII可编程功率技术可以帮助用户在设计过程中显著减小功耗。2.性能优化：关注点集中在如何实现FMAX，以及系统级性能(如通过PCIExpress接口实现足够的吞吐量)。QuartusII软件提供精确时序预报的TimeQuest时序分析器允许用户定制

6、系统需求的时序约束。3.调试：传统上，工程师会使用一台逻辑分析仪分析待测器件的引脚。不过，由于今天FPGA的高容量，很多元件可以集成到一个器件中，但逻辑分析仪不能检测到设计内部的信号。SignalTapII逻辑分析仪是一个系统级调试工具，它可在一个系统级可编程芯片(SoPC)上捕获和显示实时的信号行为，从而为设计师提供了观察系统设计中硬件和软件之间交互的功能。http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛4.接口复杂性：为了实现更

7、高的性能，系统使用的接口正变得更加复杂(如DDRIISDRAM接口比以前的SRAM接口要复杂)。Altera提供多种IP核，它们可帮助设计师很轻松实现所需的接口。5.信号完整性：Altera提供了多种模型(包括HSPICE和IBIS)以及内置片内端接，这些有助于确保信号正确地从A传输到B。6.系统复杂度：设计者今天面临的挑战是，尽管开发的系统复杂度越来越大，但分配的开发时间不会比先前开发较低复杂度项目的少。Altera提供简化系统通用部分设计开发的IP核、系统验证和板级布局工具，从而允许用户集中全

8、力开发差异化性能。Lattice：1.满足硬件时序要求。对规格的高级别评估，并判断它是否能满足系统的要求。例如，如果系统要求是1.2GbpsI/O，但是FPGAI/O只能支持到800Mbps，那么这种FPGA将不能满足系统速度的要求。2.FPGA设计时序收敛。进行足够的静态时序分析和时序仿真以确保HDL设计满足硬件的时序要求。拥有已经过实践验证的硬件模块，例如DDR存储器I/O接口和串行/解串器(SERDES)/PCS模块，将有助于FPGA设计师更轻松地满足时序要求和减轻对软件工具