半导体存储器与cpu的连接课件

半导体存储器与cpu的连接课件

ID:33743873

大小:3.60 MB

页数:50页

时间:2018-05-25

半导体存储器与cpu的连接课件_第1页
半导体存储器与cpu的连接课件_第2页
半导体存储器与cpu的连接课件_第3页
半导体存储器与cpu的连接课件_第4页
半导体存储器与cpu的连接课件_第5页
资源描述:

《半导体存储器与cpu的连接课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、半导体存储器与CPU的连接存储器的分类内存的基本概念动态存储器和静态存储器存储器的扩展本节的主要内容:存储器的分类内存的基本概念SRAMDRAMROMPROM内存的基本概念FlashROM——特殊的E2PROM(闪存)特点:是按块(block)擦写(块的具体大小不固定,不同厂家的产品有不同的规格)。目前许多主板和显卡BIOS芯片都采用FlashROM,可以通过软件方便地进行书擦写。动态存储器和静态存储器动态存储器(DRAM)静态存储器(SRAM)结构简单、集成度高、功耗低、生产成本低,适合制造大容量的存储器在工作中不需要刷新,速度快。CACHE采用SRAM。在工作中需要不断

2、刷新。内存条1、同步动态随机存取存储器(SynchronousDRAM——SDRAM)2、双倍数据速率同步动态随机存取存储器(DoubleDataRateSynchronousDRAM——DDRSDRAM)3、第二代双倍数据速率同步动态随机存取存储器(DoubleDataRateTwoSynchronousDRAM——DDR2SDRAM)高速缓冲存储器(cache)cpucacheDRAM硬盘Cache控制器DRAM控制器Cache的结构Cache的组成存放由主存储器来的数据存放该数据在主存储器中的地址Cache的结构全相联结构(FullyAssociativecache)

3、直接映像结构(Directmappedcache)成组相联结构(SetAssociativecache)保存数据和相应的地址信息保存数据和地址索引信息上述两种结构结合多次比较一次比较两次比较内存的工作原理每个内存单元是有一个能短暂存储电荷的电容器构成的,其中电荷的多少表示内存单元所存储的信息不同电荷量超过一半——表示“1”电荷量少于一半——表示“0”若干个记忆单元组成一个存储单元,大量存储单元的集合组成一个存储体六管静态存储电路动态RAM存储元的基本结构Cs由存储元构成的存储信息的基本单元,再由基本存储单元构成存储体。1、存储体存储器的组成2、地址译码电路为了区分存储体内的

4、存储单元,对存储单元进行的编号称为地址地址存储单元3、控制电路用来对存储单元进行读和写操作地址译码组成2)双译码方式:行和列译码10条地址线:行5条,列5条译码后分别为32条线,即利用64条线就可访问1024个单元。1)单译码方式10根地址译码后对应1024个单元,即存储器内部需1024条线。双译码存储器电路一个实际静态RAM的例子存储器的扩展1)位扩展2)存储单元的扩展存储器的容量=N×BN:表示存储单元的个数B:表示每个单元存放二进制数的位数如:2K*8位存储器扩展举例:1024*1位,组成64K*8位需要8片构成8位需要:1024*8构成64K需要:(1024*8)*

5、64所以共需要:64*8=512片2K*4位,组成64K*8位需要2*32=64片8K*8位,组成64K*8位存储器的扩展(位扩展)存储器与CPU的连接控制信号的连接地址信号线的连接读写信号线:R/W、RD、WE、OE片选信号:CS、高低字节的选择:A0、BHE存储器/IO设备:M/IO片内地址信号线连接(低地址线)片选信号的连接(线选法和译码法)线选法:地址译码器地址线存储体的地址不连续。扩充的容量较小。译码法:片选信号(高地址线)片选信号地址线(高地址线)线选法(p227图5.19)#1芯片的地址范围:0000H-1FFFH#2芯片的地址范围:2000H-3FFFHA1

6、3为片选#1芯片的地址范围:0000H-1FFFH#2芯片的地址范围:8000H-9FFFHA15为片选线选法线选法简单,节省译码电路,但是地址分配重叠,且地址空间不连续。在存储容量较小且不要求扩充的系统中,存储单元的地址连续的情况下,可以采用。译码法全译码选择法:全部地址线参与译码??部分译码选择法:部分高为地址线参与译码无地址重叠区可能出现地址重叠区全译码法(p228图5.20)74LS138:地址译码器输入信号:A、B、C控制信号:G、G2A、G2B输出信号:Y0~Y7(低电平有效)Y0Y7G2A74LS138ABCGG2BGG2AG2BCBAY7Y6Y5Y4Y3Y2

7、Y1Y01000000001001000110100010101100111074LS138:地址译码器真值表RAM与CPU的连接EPROM与CPU的连接D7-D0D7-D0D7-D0A10-A0A10-A0A10-A0部分译码法(p230图5.22)8086系统存储体写选择输入信号的连接存储器与CPU的连接数据线的连接——存储单元(BHE=0)若按字节构成访问单元D0~D7与存储单元相连接若按字构成访问单元D0~D7(低字节)——存储单元(A0=0)D8~D15(高字节)80386DX和80486微处理器的存储体

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。