EDA训练数字钟课程设计

《EDA训练数字钟课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、EDA训练题目________数字钟课程设计_________班级___XXXX___学号______XXXXXX_____姓名______XXXXX____________时间_________XXXXXXXXX___________XXXX大学14EDA训练任务书姓名XXX________班级__XXX指导老师XXX设计课题：设计任务与要求查找一个感兴趣的电工电子技术应用电路，要求电子元件50个以上，根据应用电路的功能，确定封面上的题目，然后完成以下任务：1、分析电路由几个部分组成，并用方框图对它进行整体描述；2

2、、对电路的每个部分进行分别单独说明，画出对应的单元电路，分析电路原理、元件参数、所起的作用、以及与其他部分电路的关系等等；3、用Protel软件或其他EDA软件绘出整体电路图，进行实验分析和绘制PCB，并在图中的标题栏中加上自己的班级名称、学号、姓名等信息；4、对整体电路原理进行完整功能描述；5、列出标准的元件清单；6、其他。设计步骤1、查阅相关资料，开始撰写设计说明书；2、先给出总体方案并对工作原理进行大致的说明；3、依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明

3、；4、总体电路的绘制，实验分析和绘制PCB及总体电路原理相关说明；其他5、列出标准的元件清单；6、列出设计中所涉及的所有参考文献资料。设计说明书字数不得少于5000字参考文献14目录1.总体方案与原理说明....................................42.振荡器..................…………………………….………53..分频器电路..............................…...........64.时间计数单元........................

4、....…...........75.译码驱动及显示单元....................…...…….......86.总体电路原理相关说明.................................97.总体电路原理图.......................................108.元件清单；...........................................119.参考文献...............................……..........12

5、10.设计心得体会........................................1314总体方案与原理说明数字钟的原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字钟的原理框图如图1.图1数字钟的原理框图142.振荡器晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图2所示电路通过ＣＭＯＳ非门构成的输出

6、为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为20MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。图2晶体振荡器电路图143、分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的

7、秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32767Ｈz的振荡信号分频为１ＨZ的分频倍数为32767（2１５），即实现该分频功能的计数器相当于１5极2进制计数器。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为最高为１4级2进制计数器，可以将32767ＨZ的信号分频为2ＨZ，而经过74LS90可以将它分为1HZ的信号。如图3所示

8、，可以直接实现振荡和分频的功能。 图3CD4046和74LS90的分频电路图144、时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采取了74LS90用两块芯片进行级联来产生60进制和24进制