基于FPGA的对数字频率计的设计

《基于FPGA的对数字频率计的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子信息科学与技术2006级洪晓宁本科毕业论文题目：基于FPGA的对数字频率计的设计学院：计算机信息与工程学院专业：电子信息科学与技术班级：2006级电子班姓名：洪晓宁学号：200612030027指导老师：杨国权计算机信息工程学院基于FPGA的数字频率计的设计洪晓宁摘要：现场可编程门阵列的出现给现代电子设计带来了极大的方便和灵活性，使复杂的数字电子系统设计变为芯片级设计，同时还可以很方便地对设计进行在线修改。本文以设计个四位显示的十进制数字频率计为例，在片FPGA芯片上实现多位数字频率计的设计，来完成对FPGA和Quartus2的学习。在设计中，所

2、有频段均采用直接测频法对信号频率进行测量，克服了逼近式换挡速度慢的缺点。关键词：数字频率计；VerilogHDL；现玚可编程门阵列（FPGA）；直接测量法ConstructionoftheDigitalCymometerBasedonFPGAHONGXiaoningAbstract:TheappearanceofFPGA(FieldProgrammableGateArray)leadstotheconvenienceandflexibilityofthemodernelectronicconstruction,whichchangesthecompl

3、icatedsystemconstructionintotheonchipconstruction.Ontheotherhand,itCanalsomakesomeonlinemodificationexpediently.Withacasewhichdescribesanquadbitshownonthedecinaldigitalfrequency,theauthorintroducestheconstructionmethodandtherealizationstepsonasingleFPGAchip.Duringtheconstructio

4、nprocess,thesignalmeasurement,whichovercomestheshortcomingoffrequencyofallapproxmatetheFrequencyChannelismeasuredbythewayofdirectshiftspeed.Keywords:designofthedigitalcymometer;VerilogHDL;FPGA(FieldProgrammableGateArray);directfrequencymeasurement电子信息科学与技术2006级洪晓宁目录前言随着电子技术和计算机

5、应用技术的深入发展以及EDA设计技术的不断进步与完善，不仅给电子系统的设计和应用带来了新的设计思路和发展机遇，也对传统的电子设计手段提出了严峻的挑战。传统的电子系统设计，是以各种不同的集成电路芯片为基础，按照功能要求在印制电路板上将不同的芯片拼接、组合，构成实现某种功能的电子系统。这样的设计方法不仅繁琐，而且设计过程中的错误和不足之处不能及早的发现；进入调试阶段后，一旦发妯错误或缺陷，也不能现场更正。这将使研发的时间变长，研发的成本加大。能够克服上述缺点的是片上可编程系统（简称SOPC）。微电子技术、计算机应用技术的飞速发展，不仅使得电子系统的小型化

6、、微型化进程加快，而且给电子系统设计带来了前所未有的变革。大规模FPGA芯片问世，为电子系统设计提供了硬件基础础，几乎大多数电子系统都可以在一块芯片上实现。ALTERA公司的Quartus2软件就是EDA设计的最优秀的软件之一，使用它不仅可以灵活地设计电子系统，而且还可以对设计方案进行模拟仿真，及早发现错误和缺陷。使用FPGA的好处不仅表现在设计的初级阶段，即使在电子系统设计完成之后，甚至投入实际使用的过程中，还可以根据实际需要添加功能。本次写作是以设计频率计为实例来学习VerilogHDL语言和Qartus2软件。计算机信息工程学院1、系统总体设计

7、在Quartus2软件中，可使用多种编程语言。本文以VerilogHDL为编程语言。采用VerilogHDL语言设计一个复杂的电路系统，运用自顶向下的设计思想，将系统按功能逐层分割的层次化设计方法进行设计。在顶层对内部各功能块的连接关系和对外的接口关系进行了描述，而功能块的逻辑功能和具体实现形式则由下一层模块来描述。根据本数字频率计实现原理，运用自顶向下的设计思想。系统总框图如下：电子信息科学与技术2006级洪晓宁显示50MHZ1KHz50K分频器信号动态数码管显示1KHz1000进制计数器显示数据测试1Hz信号数据14位计数器14位锁存器1-150

8、MHz的时钟信号经过分频，产生1KHz的信号，分别送到1000进制计数模块和动态显示模块。经过1000进模块