cadence使用心得

《cadence使用心得》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、摘要： 本文写了写我自己的ORCAD使用心得。文中每一条每*一段都记录了这一段时间以来焚膏继晷、暑寒相接、痛苦并快乐的探索历程。今天用了一整天时间把此草稿写完，也算是对自*己有个交待，且对后来人有所启示。不幸的是，这些天茶余饭*后总为发表有ISBN标记的论文而发愁，没有太多心思弄别的．*就写这么多吧。学术腐败，郁闷!!中国人的悲哀，诺贝尔的遗憾。*当前版本：１．０．０*作者：　秦宇飞*完成日期：２００５年10月28日ORCAD使用心得我自2005年8月25号起，到2005年10月22日止，用CAPTURE和ALLEGR画板，增删数次，校审N回，终成两块

2、电路板。郁闷与欢喜之余，深感ORCAD功能强大，熟练使用真是享受呀。现将我的使用心得写出来，供大家参考。因网上已有许多介绍CAPTURE和ALLEGR操作的文章，这里就不详述具体的操作步骤。零、ORCAD的安装注意事项ORCAD的安装涉及CADENCE　LICENSE　MANAGER安装的问题。选择ALLEGRO程序里的CADENCE　LICENSE　MANAGER，如果选择CAPTURE里的CADENCE　LICENSE　MANAGER，会提示IKERNEL错误，这样CADENCE　LICENSE　MANAGER总也装不上去，程序也无法使用。我也弄不

3、明白为什么CAPTURE和ALLEGRO里同样的CADENCE　LICENSE　MANAGER安装程序会有不同的结果。至于其它步骤请看程序中的破解文档吧。 一、CAPTURE1、CAPTURE版本选择CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版本对ALLEGRO的支持更好。CAPTURE10.0以上版本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的，“超级郁闷”(童同学语)。操作：在原理图编辑窗口点右键，PLACE　

4、DATABASE　PART再点ICA，然后搜索零件就行了。可以直接放到原理图。2、命名（1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。（2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。3、元件封装（1）、元件封装的引脚不可重名。如GND，要命名为GND＿1，GND＿2。（2）、为了使原理图摆放更合理，使线交叉更少，经常要调整引脚位置。调整位置的时候建议不要更改库里的东东(如果库里的东东没有

5、大问题)，只改放在原理图上的INSTANCE就行了。操作：在元件上点右键EDITPART。(3)、也可以改库里的元件，但会使CACHE里的元件与库里的不一样，想让库里的元件刷新CACHE里的，或删掉CACHE里的，可进行如下操作。点CACHE里的元件，DESIGH->ReplaceCache或UpdateCache.(4)、Cadence不允许符号./ 而Protel可以，如AXIAL0.4在CAPTURE里要改为AXIAL04或其它名称。4、方向键使用CAPTURE的上下左右方向键可以控制鼠标每次移动一个栅格。合理使用方向键可以大大画图效率。例如要添

6、加总线各分支的NET，可以点一次下键，再按一下鼠标左键。4、模块的使用模块看起来很舒服的，它直观地表示了各个模块的连接。比只用NET表示要舒服得多，至少我这么认为。块的原理图可用多次，借用C++的概念，定义了块相当于定义一种数据类型，并未实例化，应用才算实例化。新建模块时，REFERENCE里写编号，只有一个Reference，ImplementationType里选SchematicView，Implementationname里写模块所放文件夹的名称，而不是模块文件名。如果一切正确，拖出模块之后，模块的端口会自动出现。根据原理图放置位置再调一下就可

7、以了。5、防止误连有时会不小心把某条线拖到其它地方，或者一不小心动了某个元件。这样就可能使这条线与其它线连在一起。所以一定要小心。否则会导出非计划的网表，会超级郁闷的。有时觉得ALLEGRO设计的有道理，它的思路是选指令之后再进行具体操作。偶像肖博士说，ALLEGRO的这种程序更好编，我目前的VC水平还无法理解，今晚要发奋学C了。6、DRC检测DRC检测可以发现设计中的许多错误，强烈建议使用。7、生成ALLEGRO专用网表在元件属性中，设置PCB　FOOTPRINT为封装。封装名称要与ALLEGRO库中的名称对应。正确生成网表的条件：（1）、每个出现在

8、原理图的元件都要有封装。如果此条件不满足，生成网表的过程就会出错。（2）、原理图的封装引脚要与