DDS信号的杂散及抑制分析

《DDS信号的杂散及抑制分析》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第34卷第9期电子工蠢葡Vo1．34No．92008年9月ELECTRONICENGINEERSep．2008DDS信号的杂散及抑制分析祝敏，高志辉(湖南永州职业技术学院，湖南省永州市425006)摘要：DDS(直接数字频率合成器)技术由于有诸多优点而得到广泛的应用。但因其固有的数字特性，使其输出信号存在大量的杂散，如何抑制DDS技术产生的杂散问题，是当前研究的热点问题之一。文中在介绍DDS工作原理的基础上，分析了其输出频谱杂散的来源，进而提出了几种抑制杂散的方法，通过加扰动源破坏杂散的周期性，压缩数据和增大ROM

2、的相对容量等，有效地改善了DDS频谱质量，对基于DDS技术的频率源的设计有一定的实用性和指导意义。关键词：DDS；幅度压缩；DAC平衡；杂散抑制中图分类号：TN741具体工作过程：在时钟脉冲的控制下，Ⅳ位加法0引言器将频率控制数据与累加寄存器输出的累加相位基于波形存储的DDS(直接数字频率合成器)技数据相加，把相加后的结果送累加寄存器的输入端。术具有频率转换时问短、频率分辨率高、输出相位连累加寄存器一方面将在上一时钟周期作用后产生的新续、稳定度高、可编程、全数字化、易集成等突出优点，相位数据反馈到加法器的输入端，使

3、加法器在下一时因而得到J泛的应用。但是，由于DDS数字化实现的钟的作用下继续与频率控制数据相加，另一方面将固有特点，决定了其输出信号频谱杂散较大。如何抑这个值作为取样地址值送人幅度／相位转换电路(波制DDS输出频谱中的杂散就成为了研究的热点。本形存储器)，幅度／相位转换电路根据这个地址值输出文对DDS原理和误差来源进行分析，介绍采用抖动注相应的波形数据。最后经DAC和低通滤波器将波形入、ROM存储压缩、平衡DAC(D／A转换器)结构等抑数据转换成所需要的模拟波形。相位累加器在基准时制杂散的方法。钟作用下，进行线性相

4、位累加，当相位累加器加满量时就会产生一次溢出，这样就完成了一个周期，这个周期1DDS基本工作原理就是DDS信号的频率周期。其频率与时钟频率／=DDS是一种从相位概念出发直接合成所需波形及相位累加器位数Ⅳ之间的关系满足=kfo／2。的数字频率合成技术。电路一般包括基准时钟、频率因此当K=1时，DDS的最小频率即频率分辨率af=累加器、相位累加器、幅度／相位转换电路、DAC和低／2，故当基准时钟频率一定时，频率分辨率决定于．通滤波器。频率累加器对输入信号进行累加运算，产相位累加器的位数。由=／2可知，通过设定相生频率控

5、制数据(相位步进量)，相位累加器由Ⅳ位全位累加器位数Ⅳ、频率控制字K和基准时钟．，可以获加器和J7v位累加寄存器级联而成，对代表频率的二进得任意频率的信号。制码进行累加运算，产生后面波形存储器所需的查表2DDS输出信号的杂散分析地址。幅度／相位转换电路实质一卜是一个波形存储器，以供查表使用。读出的数据送入DAC和低通滤波器。实际DDS的输出频谱总是含有杂散频谱，其杂散DDS的工作原理如图1所示。的来源主要有以下3个方面：a)相位截断误差。在应用中，通常要求DDS有较高的频率分辨率，由af=／2可知，必须使DDS的相

6、位累加器有较大的位数，如常用的N=32，48。由于受存储器的容量和成本的限制，要实现存储量达到2的图1DDS原理框图ROM查找表存在相当大的难度。考虑到正弦函数的对称性，可以只存储1／4周期的值，但仍需要2／4的存储量，在这种情况下，通常采用的方法是将相码的低收稿日期：2008-05—14；修回日期：2008-06—19。·17··基本电子电路·电子工程鲕2008年9月位舍去，只留下高4位去寻址ROM，这样就会引起布到2个频点上，从而平均杂散信号功率，降低杂散相位信息的损失，形成相位截断误差，这是DDS的主幅度，大

7、大地降低了主谱杂散的信噪比，在不增加寻址要误差来源。波形存储器位数的情况下，使输出频谱特性得到较大b)幅度量化误差。由于sin值是无限精度的，需的改善，如AD9852采用了相位抖动注入技术。要用无限位二进制代码才能精确表示，但实际DDS考3．2幅度量化杂散抑制虑到ROM的存储量、功耗以及DAC的分辨率等因素，幅度量化误差是影响DDS频谱质量的因素之一。ROM中只存储了sin值中的有限位作为ROM的输出，由于波形存储器的电压值是二进制数字量，从而形成这就引入了幅度量化误差。字长量化效应，在输出信号的频谱上表现为背景杂

8、散。C)DAC非线性误差：实际DAC只有有限位输入纯粹从量化观点看，设正弦波的采样点值用D位二进(即分辨率有限)，通常为8、10、l2、14位等，另外DAC制表示，则其信噪比近似为6．02D+1．75dB_2J，可见存在比较严重的非线性特性(包括积分非线性、微分随着量化位数D的增加，幅度量化的信噪比提高，故非线性、DAC转换过程中存在尖峰电流以及转换速度通常