资源描述：
《基于FPGA的UART模块设计论文》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、西安科技大学研究生考试试卷学号201507354研究生姓名土晓辉考试科目现代通倍理论考试H期201&01.04课程学时54开（闭）卷一开卷题号分数阅卷人12345678910总分注意事项1、考生必须遵守考场纪律2、答题必须写清楚题号3、字迹要清楚，保持卷面整洁4、试题随试卷一起交回（试题写在黑板上吋，答题时应抄写题冃）基于FPGA的UART模块设计摘要通用异步收发器(UniversalAsynchronousReceiverTransmitter,UART)是―种广泛应用于短距离、低速、低成本通信的串行传输接口。UART允许在串行链路上进行全双
2、工通信。常见的串行接口芯片能够实现比较全面的串行通信功能。而在实际应用中，我们往往并不需要如此完整的功能，从而会造成资源的浪费和成本的提高。由于常用UART芯片比较复杂且移植性斧，木文提出一种采用可编程器件FPGA实现UART功能的方法。采用TOP-DOWN设计方法，对系统划分模块以及各个模块的信号连接，然后进行模块设计，并用VHDL语言编写代码来实现各模块功能，从而简化了电路、减小了体积、提高了系统的可靠性。使用Quartus自带的仿真器对各模块进行功能仿真和时序仿真，实现了发送、接收等功能，验证了结果，表明设计正确，功能良好，符合设计要求。
3、关键词:FPGAVIIDLUART有限状态机TheDesignofUniversalAsynchronousReceiverTransmitterBasedonFPGAAbstractUART(UniversalAsynchronousReceiverTransmitter)isawidelyusedforshort-range,low-speed,low-costserialcommunicationtransmissioninterface.UARTallowfull-duplexcommunicationonseriallinks.Com
4、monserialinterfacechipscanrealizecomprehensiveserialcommunicationfunction.Inpractice,weoftendidnotneedsuchacompletefeature,whichwillresultinwasteofresourcesandhighercosts.AstheUARTchipsusedmorecomplexandit，stransplantationispoor,thispaper,presentsamethodthataimplementationof
5、UARTbasedonprogrammabledevicesFPGA.TOP-DOWNdesignmethodisused,thesystemisdividedintomodulesandsignalconnectionsofeachmodule,themodulefunctionisdesignedinVHDLlanguage.Inthisway,thedesigncansimplifiesthecircuit,reducesthevolume,improvesthereliabilityofthesystem.UsingQuartus'si
6、mulatorforeachmodulefunctionsimulationandtemporalsimulation,thisdesigninghasrealizedsend,receive,andotherfunctions.Verifingtheresults,suggeststhatthedesigncomplywiththedesignrequirements.KeyWords：FPGA;VHDL;UART;FSM第一章绪论11.1课题背景与现实意义11.2课题研究的现状及相关技术的介绍11.2.1UART芯片的性能指标11.2.2F
7、PGA的发展历程和结构介绍21.2.3FPGA的设计方法及软件平台31.2.4VIIDL语言简介41.3本文的研究内容51.4本文的结构61.5小节6第二章UART理论基础72.1UART原理72.2串行通信基础知识92.2.1串行通信工作方式92.2.2串行异步通信92.2.3串行同步通信112.3小节11第三章UART的设计实现123.1IART的设计分析123.1.1LART设计概述123.1.2UART设计整体结构123.2UART模块设计133.2.1顶层模块设计133.2.2波特率发牛模块设计133.2.3接收模块设计143.2.4
8、发送模块设计163.3小节17第四章UART设计的仿真与验证184.1顶层模块仿真184.2波特率发生模块仿真194.3接收模块仿真194.4发送模块
