毕业论文“基于fpga的uart模块设计”

《毕业论文“基于fpga的uart模块设计”》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、本科毕业设计（论文）题目基于FPGA的UART模块设计学院物理与电子工程学院年级06专业电子科学与技术班级电子1班学号050206110学生姓名倪海日指导教师潘启勇职称讲师论文提交日期2010-5-19常熟理工学院本科毕业设计(论文)诚信承诺书本人郑重声明：所呈交的本科毕业设计(论文)，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。本人签名：日

2、期：常熟理工学院本科毕业设计(论文)使用授权说明本人完全了解常熟理工学院有关收集、保留和使用毕业设计(论文)的规定，即：本科生在校期间进行毕业设计(论文)工作的知识产权单位属常熟理工学院。学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许毕业设计(论文)被查阅和借阅；学校可以将毕业设计(论文)的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编毕业设计（论文），并且本人电子文档和纸质论文的内容相一致。保密的毕业设计(论文)在解密后遵守此规定。本人签名：日期：导师签名：日期：常熟理工学院毕业设

3、计（论文）基于FPGA的UART模块设计摘要通用异步收发器(UniversalAsynchronousReceiverTransmitter，UART)是一种广泛应用于短距离、低速、低成本通信的串行传输接口。UART允许在串行链路上进行全双工通信。常见的串行接口芯片能够实现比较全面的串行通信功能。而在实际应用中，我们往往并不需要如此完整的功能，从而会造成资源的浪费和成本的提高。由于常用UART芯片比较复杂且移植性差，本文提出一种采用可编程器件FPGA实现UART功能的方法。采用TOP-DOWN设计方法，对系统划分模块以及各个模块的信号连

4、接，然后进行模块设计，并用VHDL语言编写代码来实现各模块功能，从而简化了电路、减小了体积、提高了系统的可靠性。使用Quartus自带的仿真器对各模块进行功能仿真和时序仿真，实现了发送、接收等功能，验证了结果，表明设计正确，功能良好，符合设计要求。关键词:FPGAVHDLUART有限状态机IV常熟理工学院毕业设计（论文）TheDesignofUniversalAsynchronousReceiverTransmitterBasedonFPGAAbstractUART(UniversalAsynchronousReceiverTransm

5、itter)isawidelyusedforshort-range,low-speed,low-costserialcommunicationtransmissioninterface.UARTallowfull-duplexcommunicationonseriallinks.Commonserialinterfacechipscanrealizecomprehensiveserialcommunicationfunction.Inpractice,weoftendidnotneedsuchacompletefeature,which

6、willresultinwasteofresourcesandhighercosts.AstheUARTchipsusedmorecomplexandit’stransplantationispoor,thispaper,presentsamethodthataimplementationofUARTbasedonprogrammabledevicesFPGA.TOP-DOWNdesignmethodisused,thesystemisdividedintomodulesandsignalconnectionsofeachmodule,

7、themodulefunctionisdesignedinVHDLlanguage.Inthisway,thedesigncansimplifiesthecircuit,reducesthevolume,improvesthereliabilityofthesystem.UsingQuartus’simulatorforeachmodulefunctionsimulationandtemporalsimulation，thisdesigninghasrealizedsend,receive,andotherfunctions.Verif

8、ingtheresults,suggeststhatthedesigncomplywiththedesignrequirements.KeyWords：FPGA;VHDL;UART;FSMIV常熟理工学院毕