实验五-计数器的设计

实验五-计数器的设计

ID:42788966

大小:1.15 MB

页数:13页

时间:2019-09-22

实验五-计数器的设计_第1页
实验五-计数器的设计_第2页
实验五-计数器的设计_第3页
实验五-计数器的设计_第4页
实验五-计数器的设计_第5页
资源描述:

《实验五-计数器的设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验五计数器的设计姓名:zht学号:班级:15自动化日期:2oi^iyn目录一、实验内容3二、设计过程、逻辑图及仿真4①设计过程4②逻辑图及仿真5三、实验数据及总结8①实验数据8①总结10一、实验内容1.用JK触发器设计一个16进制异步计数器,用逻辑分析仪观察CP和各输出的波形。2.用JK触发器设计一个16进制同步计数器,用逻辑分析仪观察CP和各输出的波形。3.用JK触发器和门电路设计一个特殊的12进制同步计数器,其十进制的状态转换为从01依次计数到12,再回到01开始新一轮计数。实验仪器:1•实验箱,示波器。2•器件:74LS

2、73,74LS00,74LS08,74LS20二、设计过程、逻辑图及仿真①设计过程:1.异步计数器是将CLK应用于第一个JK触发器的时钟输入上,然后将输出Q接入后一个JK触发器的时钟输入,后面的连接方式都是由前一个JK触发器的输出Q作为后一个JK触发器的时钟输入。异步计数器的原理是由于实验箱上的JK触发器是下降沿触发,第一个JK触发器的输出Q1每一个时钟周期变化一次,即经过两个时钟周期后Q1经过了一个周期。同理,由于第一个JK触发器的输出Q1是第二个的时钟输入,所以经过两个Q1周期后第二个JK触发器的输出Q2经过了一个周期,即每

3、四个时钟周期的时间Q2经过一个周期。以此类推,则第三个JK触发器的输出Q3的周期是时钟周期的八倍,第四个JK触发器的输出Q4是时钟周期的十六倍,因而Q4、Q3、Q2、Q1组成了一个16进制计数器。该计数器的缺点是由于传输延迟会在其中积累,会限制计数器按时钟运行的速度。2.同步计数器将CLK应用于每个JK触发器的时钟输入上。第一个JK触发器的输出Q连接到笫二个JK触发器的J和K。此后前一个JK触发器的输出和后一个JK触发器的输出经过与门后共同作为再后一个JK触发器的J和K输入。如此一来,第二个JK触发器的J、K输入由第一个JK触发

4、器的输出Q1控制,时钟每变化两个周期Q1会变化一个周期,而只有当Q1为0时第二个触发器在经过时钟下降沿时才会使输出Q2的状态发生改变,即Q2的周期为Q1的两倍,时钟周期的四倍。接着由于Q1和Q2经过与门后作为第三个触发器的J、K输入,即0・Q2为第三个JK触发器的J、K输入,故只有当QI、Q2均为0时第三个触发器在经过时钟下降沿时才会使输出Q3的状态发生改变,即Q3的周期为Q1的四倍,时钟周期的八倍。以此推类,按照此接法,第四个触发器的输出Q4的周期为Q1的八倍,即时钟周期的十六倍。因而Q4、Q3、Q2、Q1组成了一个十六进制计

5、数器。此种方法因为避免了传输延迟的积累,故比异步计数器更适用于时钟频率高的数字电路中。1.实验箱上的JK触发器即74LS73带有清零端斥,因而要实现十二进制同步计数器可以先按照第二个实验内容连接一个十六进制同步计数器,然后将Q4、Q3、02、Q1接入74LS20与非门的输入端,将其输出X接入第四、第三、第二个JK触发器的清零端斥。如此每当计数器数到13即Q4Q3Q2Q1为1101时,74LS20的输出X会变为0并使第四、第三、第二个JK触发器的输出Q置零,Q4Q3Q2Q1便会立即变为计数器数到1的状态0001,并开始新一轮循环,

6、这样便能使计数器在数完12过后开始数13的一瞬间回到数1的状态,十六进制同步计数器便转变为一个十二进制同步计数器。②逻辑图及仿真:实验内容一逻辑图:BB2(0.7]B3I0.71—iA0A1A2A3A4A5A6A7itFLT1KHZU1:A74LS73实验内容一仿真:U1:B74LS733:QJQ>CLKtzQKorU2:A74LS7371c企10JQ>CLKK上&U2:B74LS731KHZFLTU1A74LS73U3A74LS08U3:B74LS08订EXT>1斗^43B11zU1:B74LS73

7、Ext>U2A74LS73匕XA•14<>CLKU2:B74LS73.•::-^-

8、k0:00(0.7)01(O..7l实验内容二仿真:实验内容三仿真:从仿真结果中可以看出,仿真大部分都符合实验内容的要求,但仿真中触发器的输出都是在时钟的上升沿经过时发生改变,不符合74LS73是市时钟下降沿触发的性质。检查电路后没有发现问题,猜测可能是proteus软件自身的问题。三、实验数据及总结①实验数据:1.实验内容一:实际连线图:♦阳上勺波形图:?r■■丄■•讥2.实验内容二:实际连线图:波形图:3.实验内容三:实际连线图:rrrrrc

9、ffrrrr注:波形图中,DO、DI、D2、D3、D4均对应于CP、QI、Q2、Q3、Q4。②总结:可以看出,波形图与预期结果十分符合,达成了实验内容的要求。另外,实验内容一的波形图可以看到每个JK触发器的输出与上一个JK触发器的输出相比都有一些延迟,这是异步计

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。