一种基于PCI总线的反射内存卡设计

《一种基于PCI总线的反射内存卡设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一种基于PCI总线的反射内存卡设计发布:2011-9-1I作者:——

2、来源:luliangchao

3、杳看:468次

4、用户关注：1引言对实时传输，传统的以太网络由于传输协议开销的不确定性，很难满足实时网络的要求，实时网络是-种应用于高实时性要求的专用网络通信技术，-般采用基于高速网络的共享存储器技术实现。除了具有严格传输确定性和可预测性外，还具有传输速度高、通讯【办议简单、软硬件平台适应性强、可靠的传输纠错能力、支持中断信号的传输等特点。鉴于以上原因，设计一款反射内存卡，写入-个节点的内存的数据可以通过网络硬件传输到其它所有1引言対实时传输，传统的以太网络由于传输协议开销的

5、不确定性，很难满足实时网络的要求，实时网络是一种应用于高实时性要求的专用网络通信技术，一般采用基于高速网络的共享存储器技术实现。除了具有严格传输确定性和可预测性外，还具有传输速度高、通讯协议简单、软硕件平台适应性强、可靠的传输纠错能力、支持中断信号的传输等特点。鉴于以上原因，设计一款反射内存卡，写入一个节点的内存的数据可以通过网络硬件传输到其它所有的节点。2硬件设计反射内存卡系统的总体框图如图1所示，主要由5部分组成:FPGA、PCI接口、SDRAM、数据编解码电路、光纤收发电路。其屮，FPGA内部包含SDRAM控制器和FIFO控制器、编解码控制器、接收FIFO、发送FI

6、FO、中断FIFO及中断控制等。FPGA选用CycloneII系列的EP2C35F484C7;PCI选用PLX公司的PCI9054,能够提供两个独立的DMA引擎，每个都可以进行读写，在一个DMA读取数据的同时另一个DMA可以写入数据，加快系统工作速度；编解码芯片选用安捷伦的HDMP・1636A,提供十位的并行10,串行数据传输速率达1062.5MBd,负责数据串并行和并串行转换，以便与光纤收发器内部数据格式进行匹配；光纤收发器选用安捷伦的HFBR-57L5AP,支持多模光纤，串行传输速率达1.0625Gb/s,负责将电信号转化为光信号，通过光纤向下一节点传输。fci3zl

7、XIPCI9054HFO数宰中听二：控割RAMS制器1V數耳:nJ1SDRAM㈱墙HFOf?無器技收FIFOF＞：发送FIFO编解码扛制器编解码芯Lfpga编解码芯片»dIWeeQ甲S库图1反射内存卡系统的总体框图2.1SDRAM控制器与双端口RAM相比，SDRAM容量大、价格低，采用128M的SDRAM作为反射内存卡的数据存储器。由于SDRAM读写不能同时进行，且需要刷新维护，因此，需要设计SDRAM控制器。SDRAM控制器实现对SDRAM的读写控制与仲裁，提供类似于双端口RAM的外部接口。SDRAM控制器内部由初始化模块、刷新计数器、地址多路开关、仲裁及信号产生器等组

8、成，SDRAM控制器结构如图2所示。瑯库图2SDRAM控制器结构图SDRAM控制器内部各模块功能如下：(1)初始化模块在上电Z后对SDRAM的模式寄存器进行设置;(2)刷新计数器对SDRAM进行定时刷新;(3)地址多路开关将地址总线上的地址转化为SDRAM的行列地址;(4)仲裁机构要对上位机读、上位机写、网络写和刷新等操作做出仲裁。当读写和刷新同时产生时，先完成相应的读写操作然后再刷新，而上位机读、上位机写、网络写这三种操作的优先级从高到低依次是网络写、上位机读、上位机写;⑸信号产生器根据不同的读写操作产生不同的读写信号，从而SDRAM可以正常工作，而不发生读写冲突。2.

9、2FIFO控制器在峰值速率下进行数据传输,SDRAM存储器很难达到要求，所以使数据经过FIFO缓存后发送或接收,可以降低了对存储器传输速率的要求，实现较高的传输速率。设计了FIFO控制器，它市数据解析、数据封装、仲裁、读信号产生器、写信号产生器组成。FIFO控制器结构如图3所示。图3FIFO控制器结构图