一种基于PCI总线的反射内存卡设计.pdf

《一种基于PCI总线的反射内存卡设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、自动化技术与应用2010年第29卷第10期现场总线与网络FieldBusandNetworks一种基于PCl总线的反射内存卡设计李明星，魏长安，姜守达(哈尔滨工业大学自动化测试与控制系，黑龙江哈尔滨150001)摘要：设计了一款于PCI总线的反射内存。在FPGA中没计J数据存取控制逻辑、SDRAM控制逻辑，避免了内存冲突，实现内共享；利FIFO进行数据缓冲，提高J数据传输速率；设计了数据包格式，以支持组建反射内存网络；采用光纤接口传输数据，串仃传输速率达1．0625Gb／s。H发了堪fWindows的设备驱动程序，提供了WindowsAPI函数。仿真实验表明，该—能够究

2、战叫节‘点mJ的安时传输。关键词：时内行；光纡披l1：文时传输中罔分类号：T}j336艾献杯识码：Ij文章编[，J：10037241(2010)10008404DesignoftheReflectiveMemoryCardBasedonPCIBusLIMing-xing，WEIChang-An，JIANGShou-da(DepartmentofAutomaticTestandControl，HarbinInstituteofTechnology,Harbin150001China)Abstract：AreflectivememorycardbasedonPClbusiS

3、designed．Thedataaccesscontro1logicandSDRAMcontrollogicaredesignedinFPGA．toavoidthememol‘Yconflictandachievememorysharing．TheFIF0isusedfordatabuffer．toimprovethedatatransferrate．Thepacketformatisdesignedtosupporttheformationofreflectivememorynetwork．Theopticalfiberinterfaceisusedtotransmi

4、tdata．theserialtransmissionrateuDto1．0625Gb／s．TheWindows—baseddevicedl’iverisdeve1oped．andaWindowsAPIfunctioniSprovided．Simulationresultsshowthatthecardcandoreal—timetransnlissionamongdifferentnodes．Keywords：reflectivememorycard：opticalfiberinterface；real—timetransmission1引言部分组成：FPGA、PCI

5、接口、SDRAM、数据编解码电对实时传输，传统的以太网络由于传输协议开销的路、光纤收发电路。不确定性，很难满足实时网络的要求，实时网络是一种其中，FPGA内部包含SDRAM控制器和FIFO控制应用于高实时性要求的专用网络通信技术，一般采用基器、编解码控制器、接收FIFO、发送FIFO、中断FIFO于高速网络的共享存储器技术实现⋯1。除了具有严格传及中断控制等[。FPGA选用CycloneII系列的输确定性和可预测性外，还具有传输速度高、通讯协议EP2C35F484C7；PCI选用PLX公司的PCI9054，能够提简单、软硬件平台适应性强、可靠的传输纠错能力、支供两个独立

6、的DMA引擎，每个都可以进行读写，在一个持中断信号的传输等特点。鉴于以上原因，设计一款反DMA读取数据的同时另一个DMA可以写入数据，加快射内存卡，写入一个节点的内存的数据可以通过网络硬系统工作速度；编解码芯片选用安捷伦的HDMP一件传输到其它所有的节点。1636A，提供十位的并行IO，串行数据传输速率达1062．5MBd，负责数据串并行和并串行转换，以便与光纤收发2硬件设计器内部数据格式进行匹配；光纤收发器选用安捷伦的反射内存卡系统的总体框图如图1所示，主要由5HFBR一57L5AP，支持多模光纤，串行传输速率达1．0625Gb／s，负责将电信号转化为光信号，通过光纤

7、向下一节点传输I31。收稿日期：2010—04—26现场总线与网络《自动化技术与应用》2010年第29卷第10期FieldBusandNetworks刷新等操作做出仲裁。当读写和刷新同时产生时，先完成相应的读写操作然后再刷新，而上位机读、上位机写、网络写这三种操作的优先级从高到低依次是网络写、上位机读、上位机写；(5)信号产生器根据不同的读写操作产生不同的读写信号，从而SDRAM可以正常工作，而不发生读写冲突。2．2FIFO控制器在峰值速率下进行数据传输，SDRAM存储器很难达到要求，所以使数据经过FIFO缓存后发送或接收，可以降低了对存