信息编码论文

信息编码论文

ID:44037307

大小:93.69 KB

页数:6页

时间:2019-10-18

信息编码论文_第1页
信息编码论文_第2页
信息编码论文_第3页
信息编码论文_第4页
信息编码论文_第5页
资源描述:

《信息编码论文》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、一种宽带无线接入系统的信道编码及其实现摘要:介绍一种适合于宽带无线接入系统采用的信道编码设计方案。为了实现实时高速数据传输,该设计通过硬件方式加以实现。调试及测试结果表明,该方案对于克服无线接入中的误码具有良好的性能。关键词:前向差错控制编码;同步;加扰;交织;卷积编码Abstract:Inthispaper,achannelcodingschemewasdesignedforbroadbandwirelessaccesssystem・Inordertoachieverealtimehighspeeddatatransfer,thedesignwasimplementedbyhardware

2、・Accordingtodebuggingandtest,itcouldachieveagoodperforma.neeinreducingtheBERofwirelessaccess・Keywords:FEC;synchronization;random;interleave:convolutionalcoding无线传输方式正越来越广泛地应用于局域网的组网技术中,无线接入技术组网灵活方便,适应能力强。但是无线信道上客观存在着多种噪声和干扰,对无线信道传输的数据必将产生严重的影响,从而造成大量的误码产生。在数据传输实时性要求很高的情况下,过高的误码仅仅依靠普通的循环兀余校验机制和自动重发机

3、制,无法确保数据的实时正确传输。针对以上问题,本文提出一种用于基于前向差错控制(FEC)的高效的无线信道编码方案,以同时满足宽带无线接入系统中的高可靠和高速率传输耍求。1总体方案在纠错编码技术中,码的设计与错误的性质有关,对纠随机差错有效的码,往往对纠突发差错效果不好,所以要根据错误的性质,结合多种编码方法,才会有较好的效果。对于信道编解码电路的实现上,由于在解码算法中,码流中的任何一位码都可能是误码,其解码算法十分复杂,需要大量的存储空间和高速的数据处理。此外信道编解码的速率高,实时性强,如果采用常规的电路设计,所构成的系统必然I-分复杂。所以,需要考虑充分利用现有的大规模集成的专用解码芯

4、片。基于上述考虑,本系统的设计中,遵循了DVB(数字视频广播)标准的信道编码设计,该方案可以实现误码率低于10-9o所采用的信道编码系统的组成如图1所示。串行.数据输蝕相环恢复时钟n据加扰撤据交织T謬据输出图1信道处理组成系统示意图各部分电路作用和原理简述如下:(1)锁相环恢复时钟通过输入端的锁相环对有线网络上的串行数据进行时钟恢复,得到系统主时钟。利用恢复的系统时钟实现比特同步,可以准确提取传输码流,并且作为数据处理各模块的时钟信号。(2)帧同步捕捉同步头捕捉模块用于捕捉数据包的同步字节,用于确认每个字节的起始比特,并为加扰模块提供伪随机序列初始化信息。该电路要求对帧同步的捕捉吋间短,保证

5、电路能够快速、准确捕捉住第一个正确的帧同步码,并在3〜4帧的数据的吋间中建立起可靠、稳定的帧同步。(3)数据加扰加扰电路负责完成数据的随机化,可以减少同码连续数,有利于接收端锁相环提取同步信息,同时,加扰可使得数据码流在频谱上具有伪随机序列的特性,适合于在高斯白噪声信道上传输,此外,加扰还具有保密的作用。利用伪随机序列对数据码流进行加扰、能量扩散,使0,1平衡,并减小同码连续数,本系统采用生成多项式为1+X14+X15的伪随机序列(m序列)。(4)数据交织系统采用交织电路将原数据码流“分散”,以实现抗突发干扰的目的。交织电路的实现采用了经典的Forney算法,即使用不等长移位寄存器(FIFO

6、)阵列,交织深度为I二12。(5)卷积编码卷积编码具有很强的纠错能力,并且可以采用维特比软译码。本系统采用约束度为7、收缩率为1/2的卷积码,即(2,1,7)卷积码(EG1(171)&EG2(133)8)。卷积编码输出的两路数据流可供后续进行数字调制处理。2时钟与数据同步提取电路设计在图1所示的系统中,后3个处理模块采用了DVB标准的典型电路,其工作原理和实现电路可参见文献[2],本节重点介绍前面两个处理单元,即时钟恢复和数据帧同步捕获2个单元电路的设计。2.1时钟提取电路的设计本电路采用锁相环来构成,该电路对锁相环的要求是捕捉迅速、频率稳定度高、相位抖动小。考虑到系统时钟的频率应该是其数据

7、率的2倍,所以锁相环要跟踪的是数据传输速率的2倍频,故还应在锁相环电路中加入一个二分频器,如图2所示。由于增加了二分频器,环路增益缩小了2倍,环路带宽因此而减小,但捕捉带宽不会变化。图2锁相环时钟提取电路原理框图为了能够在数据信号中间的最佳抽样点对数据进行抽样,时钟信号的上升沿与数据间应该保持90。的相位差,这样可以确保即使在信号频率、相位出现轻微抖动的情况下,仍然能够准确地提取数据,不会发生误码。捕捉范围与

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。