ch2-1存储器件

《ch2-1存储器件》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第二章存储体系存储器处于全机的中心地位（在冯.诺依曼结构中控制器处于核心地位）程序和数据均放在存储器中（存储程序控制），CPU在工作时要不断的从存储器中读取指令和读写数据。输出输入设备工作时，要通过DMA技术和通道技术与存储器进行数据传输多机理机之间，往往也通过共同的存储器实现数据共享。2.1存储器概述本节主要内容包括：存储器的基本概念主存储器的组成存储器的分类存储器的性能指标2.1.1存储器的基本概念存储媒体必须具备的条件：有两个稳定的能量状态借助外部能量能使两个稳态之间进行无限次的转换（可写）借助外部能量能获知

2、其状态（可读）基本存储单元(Bit)存储单元存储单元地址存储体2.1.2主存储器的组成2n－1MAR译码器存储阵列读放电路写驱动电路MDRn0RDWRDBAB2.1.3存储器的分类按存储介质按用途及与CPU的关系按寻址方式：RAM、SAM、DAM按读写功能：RWS、ROM磁存储器半导体存储器激光存储器主存储器控制存储器高速缓冲存储器外存储器2.1.4存储器的性能指标存储器容量存储器所能容纳的二进制信息总量，通常以字节表示。B,KB,MB,GB,TB存储器速度存取时间：从存储器读取一次信息（或写入一次信息）所需要的时

3、间存储周期：存储器进行一次完整的读写操作所需的全部时间存储器带宽：单位时间内存储器可读写的字节数存储器可靠性破坏读出、信息易失、断电丢失价格（成本）对存储器的基本要求是：大容量、高速度、高可靠性和低成本2.2半导体读写存储器本节主要内容包括：半导体存储器的常见分类及特点半导体基本存储单元及其工作原理半导体存储芯片的组织2.2.1半导体存储器的常见分类及特点双极型半导体存储器TTL、发射极耦合电路存储器ECL其特点：速度高、驱动能力强，但集成度低、功耗大、价格高，一般用于小容量的高速存储器。MOS场效应晶体管存储器（

4、分动态、静态两种）其特点：集成度高、功耗小、工艺简单、成本低，但速度较低，一般用于大容量存储器(1)双极型半导体存储单元工作原理存储原理：用晶体管导通与截止来表示0和1。若T0导通、T1截止表示存储0，则T0截止、T1导通表示存储1。工作原理：写入操作存储状态读出操作DDRRABVccT0T1字线W3.6v4.2v1.4v导通截止写入3.6V4.2V1.4V5V5V5V保持0.4V4.2V1.4V5V5V0V读出3.6V1.4V1.4V5V5V0VW升高仅使流向W的电流转由D或/D流出，T0，T1管的导通/截止状态

5、并未发生改变，因而是非破坏性读出三端口双极型存储器（2）静态MOS存储单元工作原理存储原理：用晶体管导通与截止来表示0和1。工作原理：写入操作存储状态读出操作字线WVccDDABT2T3T4T5T0T1高电位导通导通数据写入高电平导通导通地高电平地高电平保持地断开断开地高电平地高电平读出高电平导通导通地高电平VCC非破坏性读出三端口器件（3）动态MOS存储单元工作原理存储原理：动态MOS存储单元靠电容存储信息：若电容充有电荷表示存储1，电容放电则表示存储0。工作原理：写入操作存储状态读出操作写入高电平导通高电平高电

6、平保持地断开地高电平注意：由于电容总是存在漏电，经过一段时间后，Cs上的电荷会全部漏完，为了保持数据的正确性，必须隔一段时间，进行一次刷新操作读取高电平导通高电平注意：读取过程中，Cs的电平最终会变为中间电平，即原来存储的数据丢失，需要将读出的数据重新写入，称为重写中间电平电压上升三端口器件的逻辑符号2.2.3半导体存储芯片的组织(1)一维地址译码方式存储阵列由M×N个基本存储单元（位）组成。存储阵列的每一行对应一个字，共用一根字线。每一列对应不同字的同一位，用位线相连。用一组地址译码器对地址进行译码，使其中一根字

7、线有效，选中相应的字。每次读出一个字（一行）优点：结构非常简单缺点：当地址线增加时使译码器复杂性按指数规律增加下图是一个16*8位，采用一维地址译码方式的存储器示意图：≈≈≈≈≈≈≈≈≈地址16选1地址译码器读写电路读写电路读写电路A0A1A2A3W0W1W15D0D1D7D0D0D1D1D7D7字线字1位1一维地址译码方式的RAM：2.2.3半导体存储芯片的组织（续）（2）二维地址译码的位选方式存储阵列由M×N个基本存储单元（位）组成。n位地址按行和列分成两组，分别由行、列两个译码器译码，选中相应的行、列，即行线

8、和列线交叉位置的基本存储单元（位）被选中，通过位线进行读写。可将多片同样芯片并联组成存储体，一个地址经过译码分别选中每个芯片当中的一位组成一个存储单元。每次读出1位。优点：地址译码器的结构简单，连线少。缺点：同一个地址单元的各个二进制位分布在不同的芯片上，即每个芯片只能提供该二进制单元的1位。其原理图如下：≈≈≈≈≈≈地址X地址译码器A0A1A2A3X0X3