数字逻辑实验五

《数字逻辑实验五》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、武汉轻工大学数学与计算机学院数字逻辑实验报告学校： 武汉轻工大学院系：数学与计算机学院班级：计算机类1303班姓名： 学号： 指导老师： 刘昌华2014年12月10日基于MSI芯片设计计数器实验目的：基于MSI芯片74161，利用QuartusII软件设计并实现一个计数器的逻辑功能，通过电路的仿真和硬件验证，进一步了解计数器的特性和功能。实验原理：利用集成计数器MSI芯片的清零端和置数端实现归零，可以构成按自然态序进行计数的N进制计数器的方法。集成计数器中，清零置数都采用同步方式的有74LS163；都采用异步方式的有74LS1

2、93,74LS197,74LS192；清零采用异步方式，置数采用同步方式的有74LS161,74LS160.基于MSI芯片设计N进制计数器的设计方法：1.用同步清零端或置数端归零构成N进制计数器（1）写出状态SN_1的二进制代码（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式（3）画出连线图2.用异步清零端或置数端归零构成N进制计数器（1）写出状态SN的二进制代码（2）求归零逻辑，即求异步清零端或置数端控制端信号的逻辑表达式3.画连线图一．同步置数端归零构成12进制计数器实验内容用中规模集成电路74161设计膜12

3、加法计数器，包括原理图设计输入，编译，综合，适配，仿真等。电路图写出输出函数和激励函数表达式为LDN=1，ENT=ENP=1，CLK=CP；=QD*QB*QA作出状态转移真值表时钟现态次态控制端CPQDQCQBQAQDn+1QCn+1QBn+1QAn+1CLRN000000001110001001012001000111300110100140100010115010101101601100111170111100018100010011910011010110101010111111011110011211000000013

4、0001001011400100011115001101001实验步骤：1.启动QUARTUSII2.建立工作库目录文件夹以便设计工程项目的存储3.输入设计4.存盘5.编译综合6.仿真测试二．用异步清零端归零构成12进制计数器原理图编译仿真