第三章FPGA结构与工作原理新.ppt

《第三章FPGA结构与工作原理新.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、3.3.1FPGA结构现场可编程门阵列(FPGA)的基本结构如图3.5所示，从图中可以看出，FPGA器件的内部结构为逻辑单元阵列(LCA)。LCA由3类可编程单元组成：周边的可编程输入/输出模块IOB(Input/OutputBlock)、核心阵列是可配置逻辑块CLB(ConfigurableLogicBlock)、可编程内部连线PI(ProgrammableInterconnect)。逻辑单元之间是互联阵列。这些资源可由用户编程。FPGA属于较高密度的PLD器件。(1)可编程逻辑块CLBCLB是FPGA的基本逻辑单元，其内部又可以分为组合逻辑和寄存器两部分。

2、组合逻辑电路实际上是一个多变量输入的PROM阵列，可以实现多变量任意函数；而寄存器电路是由多个触发器及可编程输入、输出和时钟端组成的。在FPGA中，所有的逻辑功能都是在CLB中完成的。FPGA结构与工作原理图3.5FPGA的基本结构(2)可编程输入/输出模块IOBIOB为芯片内部逻辑和芯片外部的输入端/输出端提供接口，可编程为输入、输出和双向I/O3种方式。(3)可编程内部连线PIFPGA依靠对PI的编程，将各个CLB和IOB有效地组合起来，实现系统的逻辑功能。3.3.2FPGA工作原理大部分FPGA采用基于SRAM的查找表逻辑形式结构,就是用SRAM来构成逻

3、辑函数发生器。图3.6是一个4输入FPGA查找表单元图，可以实现4个输入变量的任意逻辑功能。通常一个N个输入的查找表，需要SRAM存储N个输入构成的真值表，需要用2的N次幂个位的SRAM单元，图3.7是图3.6的FPGA查找表单元内部结构。图3.6FPGA查找表单元图3.7FPGA查找表单元内部结构Xilinx的XC4000系列、Spartan系列、Altera的FLEX10K系列、ACEX系列都采用SRAM查找表构成。现以图3.8这个电路的为例来阐述查找表（LookUpTable:LUT)结构的FPGA逻辑实现原理。图3.8实例图A,B,C,D由FPGA芯片

4、的管脚输入后进入可编程连线，然后作为地址线连到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了，该电路中D触发器是直接利用LUT后面D触发器来实现。时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I/O脚相连，把结果输出到芯片管脚。这样FPGA就完成了图3.8所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）概述Altera的FLEX10K系列器件是一款低成本高性价比的ＦＰＧＡ．结构●嵌入式阵列块（EAB）●逻辑阵列块（LAB）●快速通道

5、（FastTrack）互联●I/O单元（IOE）每个FPGA包含一个实现存储和专用逻辑功能的嵌入阵列和一个实现一般功能的逻辑阵列.逻辑单元（LE）FPGA结构里最小的逻辑单元。组成：由组合电路和时序电路两部分组成●一个四输入LUT（查找表）；函数发生器●一个可编程的具有同步使能的触发器；时序电路●一个进位链；提供LE之间非常快的进位功能●一个级连链；用于连接相邻的LE，不占局部互连通道可以连接同一LAB中的所有LE和同一行中的所有LAB寄存器打包:LE有两个驱动互连通道的输出信号一个驱动局部互连一个驱动行或列的快速通道互连两个输出信号单独控制,可以用LUT驱动

6、一个输出,寄存器驱动另一个,LUT和寄存器可以作互不相关的功能,这一特性,称之为寄存器打包.注(1)逻辑单元LE图3-36进位链连通LAB中的所有LE快速加法器,比较器和计数器DFF进位输入(来自上一个逻辑单元)S1LE1查找表LUT进位链DFFS2LE2A1B1A2B2进位输出(到LAB中的下一个逻辑单元)进位链查找表LUT(1)逻辑单元LE图3-37两种不同的级联方式“与”级联链“或”级联链LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1

7、)]LE1LE2LEnLE1LE2LEn0.6ns2.4ns16位地址译码速度可达2.4+0.6x3=4.2ns图2-34CycloneLE结构图(1)逻辑单元LE图3-35LE(LC)结构图数据1Lab控制3LE输出进位链级联链查找表(LUT)清零和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab控制1CLRNDQ数据2数据3数据4Lab控制2Lab控制4快速通道（FastTrack）输入输出单元（IOE）每个IOE包含一个双向I/O缓冲器和一个输入输出寄存器，可被用作输入输出或双向引脚由“行互连”“列互连”组成，可预测延时性能。逻辑阵列（LAB）Lo

8、gicArrayBlock由一系列相邻