电子技术 教学课件 作者 陈瑞 第10章时序逻辑电路.ppt

《电子技术 教学课件 作者 陈瑞 第10章时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、１０.1概述１０.2触发器１０.3寄存器第10章　时序逻辑电路１０.４计数器１０.５　５５５定时器及其应用本章内容实用性强　应用广泛内容提要：本章将介绍具有记忆功能的触发器和时序逻辑电路。最基本的时序逻辑电路有寄存器，计数器等，重点介绍常用电路芯片及其应用。在本章的最后介绍定时器及定时器的典型应用。数字电路可分为两种类型：一类是组合逻辑电路,另一类是时序逻辑电路．时序逻辑电路的框图如图10-1所示它由组合逻辑电路和存储电路两部分组成。存储器件的种类很多，但最常用的是触发器．图10-1时序逻辑电路的框图Y1Yj输入信号输出信号存储电路的

2、输出信号存储电路的输入信号１０.1概述与组合逻辑电路相比，时序逻辑电路中多了存储电路，因此它的特点是：任意时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关，即时序逻辑电路具有记忆功能按照存储电路中触发器状态变化的情况不同，时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路两大类如果所有触发器的时钟信号都接在一起若只有部分触发器的时钟信号接在一起，即所有触发器的状态更新不是同时发生的１０.２　触发器。触发器是构成时序逻辑电路的基本单元。其种类很多，根据功能可分为ＲＳ、ＪＫ、Ｄ、Ｔ等触发器。10.2.1RS触发器1.基本触发

3、器　基本触发器是各种触发器电路中结构形式最简单的一种。（1）电路组成和符号。基本触发器的逻辑图和符号如图10-2所示。电路由两个与非门的输入、输出端交叉连接而成。a)逻辑图b)逻辑符号图10-2基本RS触发器逻辑图和符号信号输出端信号输入端符号上的“非线”符号表示这个输入信号是低电平有效在正常情况下，这两个输出端总是互补输出的。一般规定以Q的状态作为触发器的状态，即当Q＝1，＝0时，称为触发器的1状态；当Q＝0，＝1时，称为触发器的0状态。（2）工作原理当＝0，＝1时，有Q＝0，＝1。由于与非门A的输出端Q反馈连接到与非门B的输入端当

4、＝1，＝0时，有Q＝1，＝0。在＝0信号消失后，电路仍能保持1状态。端的低电平输入使触发器置1，故称端为置1端。Qn+1说明00×不定010置0101置111保持当＝＝1时，电路维持原来的状态不变。例如Q＝1，＝0，与非门Ａ由于＝0而保持1，与非门B则由于Q＝1而继续为0。3）逻辑功能描述。描述触发器逻辑功能，通常用以下几种方法：1）用真值表表示。我们规定：触发器在接收信号之前所处的状态，称为现态，用　表示；触发器在接收信号之后建立的新稳定状态，称为次态，用Qn+1表示。基本　触发器的真值表见表10-1。当　＝　＝0时，Ｑ＝　＝1。对

5、于触发器来说，破坏了两个输出端信号互补的规则，是一种不正常状态。１0-1基本RS触发器的真值表表12）用特性方程表示。基本触发器的特性方程（即输出函数表达式）为约束条件3）用时序图（波形图）来描述。反映输入信号和输出状态之间关系的工作波形图，称为图时序。图10-3就是基本触发器的时序图。图10-3基本RS触发器的时序图（4）基本触发器的应用。基本触发器的典型应用是在计算机和各种仪器的置位、复位系统中构成无抖动开关。任何一个机械开关在打开、闭合动作达到稳定之前，都会存在若干微秒的不稳定抖动过程，如图10-4所示。图10-4机械开关的抖动

6、这些抖动会引起高、低电平的来回振动，往往会被误认为是一串输入的数据而导致系统误动作为了消除抖动，可在开关和输出之间接入一个基本触发器，构成无抖动开关，如图10-5所示。图10-5基本RS触发器构成的无抖动开关高电平高电平还是低电平彻底消除了抖动2.同步触发器基本触发器的状态是由输入端信号直接控制的。（1）同步触发器的电路组成和符号。图10-6所示为同步触发器结构。它由基本触发器和两个引入输入及时钟脉冲的与非门构成。a)逻辑图b)逻辑符号b)图10-6同步RS触发器的电路和符号SR时钟脉冲或时钟信号（2）工作原理。当＝0时，与非门G3、

7、G4被封锁，输出均为1（），触发器保持原态。当时，打开G3、G4门，输入信号、经反相后加到基本触发器上，使和的状态跟随、的状态改变而改变。（3）同步触发器逻辑功能的描述。＝1时，同步触发器的真值表见表10-2。RSQn+1说明00保持011置1100置011×不定表10-2同步RS触发器的真值表特性方程如已知、、的波形，可画出同步触发器的工作波形如10-7所示。图10-7同步RS触发器的波形图在实际应用时，触发器电路中设置了专门的直接置位端和直接复位端，如图10-8所示a)逻辑图b)逻辑符号图10-8具有异步置位、复位端的同步RS触发

8、器有效低电平有效低电平置1或置0功能1.逻辑符号以CT4114为例，其逻辑符号如图10-10所示图10-10JK触发器的逻辑符号SRJK时钟信号输入端触发器是边沿触发触发器是下降沿触发异步置1异步置0输出10.2.2触发