EDA综合课程设计内容.ppt

EDA综合课程设计内容.ppt

ID:51637704

大小:515.00 KB

页数:80页

时间:2020-03-27

EDA综合课程设计内容.ppt_第1页
EDA综合课程设计内容.ppt_第2页
EDA综合课程设计内容.ppt_第3页
EDA综合课程设计内容.ppt_第4页
EDA综合课程设计内容.ppt_第5页
资源描述:

《EDA综合课程设计内容.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA综合课程设计本章简述了EDA技术的发展及其主要构成,使我们对EDA技术的全貌、构成要素及其工程设计过程有一个全面的了解。基本要求一、EDA-V型实验系统介绍二、总结报告与注意事项EDA综合课程设计(一)EDA综合课程设计(二)EDA综合课程设计(三)EDA综合课程设计(四)EDA综合课程设计(五)EDA综合课程设计(六)一、EDA-V型实验系统介绍系统整体结构图如图所示。2、将要用到的主要模块(1)8位七段数码管显示模块8位七段数码管显示模块如图所示。1、系统整体结构图数码管为共阴数码管。本模块的输入口共有11个,其中8个段信号输入口,分别为a、b、c、d、e

2、、f、g、dp;3个位信号输入口,分别为sel0、sel1、sel2。其中sel0、sel1、sel2位于16×16点阵模块区,它们经3-8译码器后送给数码管作位选信号,最右边为第一位,对应关系如下表:接口序号数码管状态SEL2SEL1SEL0111第1位亮110第2位亮101第3位亮100第4位亮011第5位亮010第6位亮001第7位亮000第8位亮(2)16×16点阵模块8位8段共阴LED数码管显示输出扫描驱动电路和16×16LED点阵管显示屏扫描驱动电路的原理如图所示。行选信号为L0~L15,最上方为第一行,最右边为第一列;列选信号为SEL0~SEL3经4-

3、16线译码器后给出。对应关系如下表:SEL3SEL2SEL1SEL0点亮列号1111第1列1110第2列1101第3列1100第4列1011第5列1010第6列1001第7列1000第8列0111第9列0110第10列0101第11列0100第12列0011第13列0010第14列0001第15列0000第16列(3)CPLD/FPGA适配器接口(5)18位拨码开关输入模块(4)12位按键输入模块下载该芯片时将芯片选择开关拨向CPLD。12位按键输入模块如图所示,开关弹起时为高电平,按下时为低电平。输出口最左边对应开关K1。开关拨向下时为低电平,拨向上时为高电平。输

4、出口最左边对应开关D17,最右边对应开关D0。(6)蜂鸣器输出模块信号为高电平时蜂鸣器响。(7)8×2LED灯8×2LED灯由16个发光二极管组成,给插座送入高电平,相应的LED点亮;送入低电平,相应的LED不亮。返回时钟信号源可产生从1.2Hz~20MHz之间的任意频率。该电路采用全数字化设计,提供的最高方波频率为20MHz,最低频率为1.2Hz,并且频率可以在这个范围内随意组合变化。整个信号源共有6个输出口(CLK0~CLK5),每个输出口输出的频率各不相同,通过JP1~JP11这11组跳线来完成设置。具体设置方案见实验指导书。(8)可调数字信号源二、总结报告与

5、注意事项严禁带电插拔“JTAG”下载电缆!为了安全地使用下载电缆,防止损坏下载电缆中的器件和计算机主板的并口,应在计算机及实验箱均断电的情况下,插入或拔出下载电缆。1、实验注意事项确认完全断电——下载电缆并口与计算机并口相连——下载电缆JTAG口与实验箱的JTAG口相连——接通实验箱电源——接通计算机电源;插入下载电缆的步骤:拔出下载电缆的步骤:关闭实验箱电源——拔下JTAG电缆插头——实验箱内部连线——接通实验箱电源——进行功能验证。测试完毕,先断掉EDA实验箱的电源,再把JTAG电缆的小插头插入实验箱的JTAG插座,然后接通实验箱电源,准备下一次的设计下载。内容

6、:总结报告应至少包括以下内容:(1)封面、前言、目录、任务书(合作人、分工方案);(2)正文;(设计要求、实验目的、实验方案、实验原理、硬件要求、实验步骤、源程序(*.vhd)和原理图(*gdf)仿真调试和下载结果、硬件测试报告、数据处理及分析结果等等)。(3)收获和体会;对设计工作的总结与展望;参考文献。2、总结报告的书写要求要求:(1)内容完整,主题突出,详略得当,语言流畅;(2)书写格式规范,条理清晰,图文结合,手写本应字迹清楚、工整。(3)必须独立完成,不允许大段抄写参考资料中的内容,作同一设计的同学,报告不允许雷同。(4)对程序文本的书写和电路图以及示意图

7、的作图要规范、美观。返回EDA综合课程设计(一)——7段数码管控制接口一、  设计内容1、设计一个带使能输入、进位输出及同步清0的增1十进制计数器,波形图见图1-1;图1-1计数器1波形图2、设计一个带使能输入及同步清0的增1十二进制计数器,波形图见图1-2;图1-2计数器2波形图3、设计一个带使能输入及同步清0的六十进制同步加法计数器;4、设计一个四位二进制可逆计数器;5、设计一个共阴7段数码管控制接口,要求:在时钟信号的控制下,使6位数码管动态刷新显示上述计数器的计数结果。在实验仪器中,8位7段数码显示的驱动电路已经做好,并且其位选信号(SEL[7..0])

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。