基于fpga芯片频率合成器设计

《基于fpga芯片频率合成器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于FPGA芯片频率合成器设计　　摘要：本文结合直接数字频率合成（DDS）技术的基本原理及工作特点，给出了利用FPGA芯片设计快速跳频频率合成器的方法。关键词：跳频相位DDSFPGA频率合成跳频通信因其具有抗干扰、抗截获的能力，并能做到频谱资源共享，在当前抗干扰通信系统中被广泛应用。跳频通信系统的一项重要参数是频率的跳变速度。它在很大程度上决定了跳频通信系统抗跟踪式干扰的能力，这一点在电子对抗中尤为重要。因此，快速跳频频率合成器的设计就成为跳频通信的关键之一。目前频率合成主有三种方法：直接模拟合成法、锁相环合成法和直接数字合成法。直

2、接模拟合成法频率转换时间快（小于100ns），但是体积大、功耗大，目前已基本不被采用。锁相环合成法结构简化、便于集成，且频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。直接数字合成（DDS）是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，非常适合快速跳频通信的要求。本文阐述了DDS的基本原理，并给出一种基于FPGA芯片的直接数字频率合成器的设计方案。5一、DDS的基本原理及特点1、基本原理直接数字频率合成是采用数字化技术，

3、通过控制相位的变化速度，直接产生各种不同频率信号的一种频率合成方法。它由相位累加器、波形存储器、D/A转换器等组成。参考时钟fr由一个稳定的晶体振荡器产生，用它来同步整个合成器的各个组成部分。相位累加器由N位加法器与N位相位寄存器级联构成，类似于一个简单的加法器。每来一个时钟脉冲，加法器就将频率控制字K与相位寄存器输出的累加相位数据相加，然后把相加后的结果送至相位累加器的数据输入端。相位寄存器就将加法器在上一时钟作用后产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续将相位数据与频率控制字相加。这样，相位累加器

4、在参考时钟的作用下进行线性相位累加。当相位累加器累加满时，就会产生一次溢出，完成一个周期性的动作，这个周期就是合成信号的一个周期，累加器的溢出频率也就是DDS的合成信号频率。2、性能特点DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。5（1）输出频率相对带宽较宽，理论输出频率带宽为50%fr。（2）频率转换时间短，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的

5、频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。（3）频率分辨率极高，若时钟fr的频率不变，DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。（4）相位变化连续。（5）输出波形的灵活性。二、DDS的实现方案DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。Ahera是著名的PLD生产厂商，多年来一直占据

6、着行业领先的地位。Ahera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP核、宏功能库等，因此Altera的产品获得了广泛的应用。Altera的产品有多个系列，按照推出的先后顺序依次为Classic系列、MAX（MultipleArrayMatrix）系列、FLEX（FlexibleLogic5ElementMatrix）系列、APEX（AdvancedLogicElementMatrix）系列、ACEX系列、Stratix系列以及Cyclone等。Max+pluslI是Altera提供的

7、一个完整的EDA开发软件，可完成从设计输入、编译、逻辑综合、器件适配、设计仿真、定时分析、器件编程的所有过程。QuartuslI是Altera近几年来推出的新一代可编程逻辑器件设计环境，其功能更为强大。用Max+pluslI设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模块，相位累加器设计的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。波形存储器设计主要考

8、虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。为了进一步优化速度的设计，可以选择菜单Assign

9、GlobalProjectLogicSynthesis的选项Optimize10（速度），