基于FPGA的HDLC协议实现.pdf

基于FPGA的HDLC协议实现.pdf

ID:52741695

大小:342.36 KB

页数:4页

时间:2020-03-30

基于FPGA的HDLC协议实现.pdf_第1页
基于FPGA的HDLC协议实现.pdf_第2页
基于FPGA的HDLC协议实现.pdf_第3页
基于FPGA的HDLC协议实现.pdf_第4页
资源描述:

《基于FPGA的HDLC协议实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第32卷第3期电子器件Vol.32No.32009年6月ChineseJournalOfElectronDevicesJun.2009ImplementationofHDLCProtocolBasedonFPGA123LIUYanjun,YANHaixia,HEXin1.ChangchunInstituteofOptics,FineMechanicsandPhysics,ChineseAcademyofSciences,Changchun130033,China;2.JiLinUniversityElectronicDepartment,Ch

2、angchun130012,ChinaAbstract:Inordertoimplementhighspeedserialcommunication,acommunicationinterfaceofRS485busisdesignedbasedonFPGA.BetweenFPGAandDSP,therearetwoFIFOcache,thecommunicationdataareexchangedbyDSPdatabus.ThePCBcardwhichiscenteredbytheDSPandFPGA,andprogramstheHDLCp

3、rotocolwithVHDLaredesigned.Experimentresultsshowthatthecommunicationspeedcanreach1Mbit/s,andthesystemworksstablewithouterror.Keywords:FPGA;RS485;DSP;HDLCEEACC:6150基于FPGA的HDLC协议实现1213刘岩俊,闫海霞,何昕(1.中国科学院长春光学精密机械与物理研究所,长春130033;2.吉林大学电子学院,长春130012)摘要:为了实现高速串行通讯,设计了基于FPGA的RS485总

4、线的通讯接口,FPGA与DSP之间采用双FIFO进行数据缓存,并且通过DSP总线与DSP进行数据交换;开发了以FPGA和DSP为核心的原理图与印制电路板,使用VHDL语言开发了HDLC通讯协议的控制时序。实验结果表明:系统的持续存储速度可以达到1Mbit/s,工作稳定可靠,没有丢帧、串帧等丢失数据现象。关键词:FPGA;RS485;DSP;HDLC中图分类号:TN409文献标识码:A文章编号:100529490(2009)0320707204高级数据链路控制(High2LevelDataLinkDataLinkControl)。Control

5、简称HDLC),是一个在同步网上传输数RS485是典型的串行通讯标准,具有良好的抗据、面向比特的数据链路层协议,它是由国际标准化噪声干扰性,长的传输距离和多站能力等优点就使组织(ISO)根据IBM公司的SDLC(Synchronous其成为首选的串行接口。DataLinkControl)协议扩展开发而成的。七十年可编程逻辑阵列FPGA技术取得了迅速发展,代初,IBM公司率先提出了面向比特的同步数据链目前Xilinx公司Virtex系列器件可提供八百万“系路控制规程SDLC(SynchronousDataLinkCon2统门”,并且还提供Pow

6、erBC、大容量存储器、时钟trol)。随后,ANSI和ISO均采纳并发展了SDLC,管理等功能,并且广泛应用于各个领域的设计[123]并分别提出了自己的标准:ANSI的高级通信控制中。本文使用FPGA实现了HDLC协议,并且过程ADCCP(AdvancedDataControlProcedure),使用RS485的全双工工作模式,实现的1Mbit/s串ISO的高级数据链路控制规程HDLC(High2level行通讯,提高系统的工作效率。收稿日期:2008212217作者简介:刘岩俊(19782),男,助理研究员,博士,主要研究方向是光电测量

7、,liuyanjun@ciomp.ac.cn;闫海霞(19772),女,讲师,博士,主要研究方向是信号处理;何昕(19662),男,研究员,博士生导师,主要研究方向是光电测量、数字图像处理,SPIE、中国光学协会会员电子器件第32卷1HDLC原理HDLC协议中每个帧前、后均有一标志码01111110(FLAG),用作帧的起始、终止指示及帧的同步。标志码不允许在帧的内部出现,以免引起歧义。为保证标志码的唯一性但又兼顾帧内数据的透明性,采用“0bit插入法”来解决。该法在发送端监视除标志码以外的所有字段,当发现有连续5个“1”图1系统硬件结构图出

8、现时,便在其后添插一个“0”,然后继续发后继的3软件设计bit流。在接收端,同样监测起始标志码以外的所有字段。当连续发现5个“1”出现后,若其后一个bit通讯软件由

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。