第3章 FPGA CPLD结构与应用ppt课件.ppt

《第3章 FPGA CPLD结构与应用ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术与VHDL第3章FPGA/CPLD结构与应用KX康芯科技数字电路系统都是由基本门构成的。基本门可以构成组合电路和时序电路。不是所有的基本门都是必须的，组合逻辑函数都可以化为“与—或”表达式，用“与门—或门”二级电路实现。因此人们提出了一种乘积项可编程结构。（PLD结构）3.1概论3.1概论图3-1基本PLD器件的原理结构图3.1概论3.1.1PLD的发展历程熔丝编程的PROM和PLA器件AMD公司推出PAL器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC3.1概论3.1.2PLD的分类1.按集成度(PLD)分类2.按结构分乘积项结构器件，

2、大部分简单PLD和CPLD属此类查找表结构器件，大部分FPGA属此类3.1概论3.按编程工艺分类1）熔丝(Fuse)型器件。根据设计的熔丝图文件烧断对应的熔丝。2）反熔丝(Anti-fuse)型器件。在编程处通过击穿漏层使两点获得导通。一次性可编程器件（OTP)3.1概论3）EPROM型。称为紫外线擦除电可编程逻辑器件。4）EEPROM型。电可擦写编程器件。5）SRAM型。查找表结构器件，编程信息放在RAM中，断电丢失，需专门器件完成配置操作。6）Flash型。可实现多次编程，掉电不需重新配置。CPLD掉电保持FPGA掉电丢失3.2简单PLD原理3.2.1电路符号表示图3-3

3、常用逻辑门符号与现有国标符号的对照3.2.1电路符号表示图2-4PLD的互补缓冲器图2-5PLD的互补输入图2-6PLD中与阵列表示图2-7PLD中或阵列的表示2-8阵列线连接表示3.2简单PLD原理3.2.2PROM图3-9PROM基本结构3.2简单PLD原理3.2.2PROMPROM中的地址译码器是完成PROM存储阵列的行的选择，其逻辑函数是：可以把地址译码器看成一个与阵列3.2简单PLD原理3.2.2PROM存储单元阵列的输出，其逻辑函数是：可以认为是一个或阵列，可编程。3.2简单PLD原理3.2.2PROM图2-10PROM的逻辑阵列结构3.2简单PLD原理3.2.2

4、PROM图2-11PROM表达的PLD阵列图以4×2PROM为例PROM地址线An-1～A0是与阵列的n个输入变量，产生2n个最小项W2n-1～W0,再经可编程或阵列产生m个输出函数Fm-1～F0,m是PROM的输出数据位宽。3.2简单PLD原理3.2.2PROM图2-12用PROM完成半加器逻辑阵列半加器逻辑表达式只能用于组合电路，多输入变量电路不适用3.2简单PLD原理3.2.3PLA图2-13PLA逻辑阵列示意图与阵列和或阵列都可以编程需化简为最简与或表达式多个输出时尽量使用公共的与项需要有逻辑函数的与-或最简表达式由于，两个阵列均可编程，器件运行速度下降3.2简单PL

5、D原理3.2.3PLA图2-14PLA与PROM的比较3.2简单PLD原理3.2.4PAL图2-15PAL结构图2-16PAL的常用表示与阵列可编程或阵列固定送到或门乘积项数目固定，简化算法对多个乘积项，通过输出反馈和互连方式解决图2-17一种PAL16V8的部分结构图3.2简单PLD原理3.2.5GAL(通用阵列逻辑器件）首次采用EEPROM工艺沿用PAL的阵列结构输出部分增加了输出逻辑宏单元OLMC与多种PAL器件保持了兼容性8个OLMC在相应的控制字的作用下，具有不同的电路结构,这带来了GAL的灵活性和方便性。3.2.5GAL图2-18GAL16V8的结构图图   输出

6、逻辑宏单元OLMC结构OLMC的组成如图所示，它包括一个或门、一个异或门、一个D触发器和4个数据选择器OLMC设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等3.2简单PLD原理3.2.5GAL3.2简单PLD原理3.2.5GAL图2-19寄存器输出结构1．寄存器模式图2-20寄存器模式组合输出双向口结构CLK、OE为专用公共引脚3.2简单PLD原理3.2.5GAL图2-21组合输出双向结构2．复合模式图2-22复合型组合输出结构（无反馈）3.2简单PLD原理3.2.5GAL图2-23反馈输入结构3．简单模式图2-24输出反馈结构3

7、.2简单PLD原理3.2.5GAL图2-25简单模式输出结构所有的输出结构和工作模式的选择和确定均由计算机根据逻辑设计文件自动形成控制文件。3.3CPLD的结构与工作原理1.宏单元MAX7000S系列器件包括32~256个宏单元。逻辑阵列、乘积项选择矩阵、和可编程寄存器。Altera的MAX7000S的结构中，包括5个主要部分：逻辑阵列块（LAB)、宏单元、扩展乘积项（共享和并联）、可编程连线阵列（PIA)和I/O控制块。3.3CPLD的结构与工作原理图2-26MAX7000系列的单个宏单元结构