第7讲VHDL并行语句ppt课件.ppt

第7讲VHDL并行语句ppt课件.ppt

ID:59016398

大小:95.00 KB

页数:34页

时间:2020-09-26

第7讲VHDL并行语句ppt课件.ppt_第1页
第7讲VHDL并行语句ppt课件.ppt_第2页
第7讲VHDL并行语句ppt课件.ppt_第3页
第7讲VHDL并行语句ppt课件.ppt_第4页
第7讲VHDL并行语句ppt课件.ppt_第5页
资源描述:

《第7讲VHDL并行语句ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7讲VHDL并行语句并行语句——出现在结构体中,各语句并行(同步)运行,与书写的顺序无关。并行信号赋值语句进程语句块语句元件例化语句并行过程调用语句生成语句ARCHITECTURE生成语句条件信号赋值语句元件例化语句并行信号赋值语句块语句进程语句并行过程调用语句信号信号信号信号信号信号ENDARCHITECTURE并行语句的种类并行语句的使用结构ARCHITECTURE结构体名OF实体名IS说明语句BEGIN并行语句ENDARCHITECTURE结构体名1.简单信号赋值语句格式:赋值目标<=表达式;例如:outp

2、ut1<=aANDb;规则:赋值目标必须是信号,而且出现在结构体或块语句中一并行信号赋值语句2.条件信号赋值语句格式:赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE…表达式;例如:对4选1多路选择器的描述…z<=aWHENs=”00”ELSEbWHENs=”01”ELSEcWHENs=”10”ELSEd;…3.选择信号赋值语句格式:WITH选择表达式SELECT赋值目标信号<=表达式WHEN选择值,--以“,”号结束表达式WHEN选择值,…表达式WHEN选择值;--以“;”号结束例如:对4

3、选1多路选择器的描述WITHselSELECTq<=i0AFTER10nsWHEN0,i1AFTER10nsWHEN1,i2AFTER10nsWHEN2,i3AFTER10nsWHEN3,‘X’AFTER10nsWHENOTHERS;特点:1、进程与进程,或其它并发语句之间的并发性;2、进程内部的顺序性;3、进程的启动与挂起;4、进程与进程,或其它并发语句之间的通信。进程语句属于并行语句,它在VHDL中使用最频繁、最能体现VHDL风格。二、进程(process)语句进程语句process信号信号信号进程语句proc

4、ess进程语句process敏感信号表:进程内要读取的所有敏感信号(包括端口)的列表。每一个敏感信号的变化,都将启动进程。格式:[标记:]process[(敏感信号表)]{进程说明项}begin{顺序描述语句}endprocess[标记];信号名称{,信号名称}敏感信号表的特点:1、同步进程的敏感信号表中只有时钟信号。如:process(clk)beginif(clk’eventandclk=‘1’)thenifreset=‘1’thendata<=“00”;elsedata<=in_data;endif;endi

5、f;endprocess;2、异步进程敏感信号表中除时钟信号外,还有其它信号。例:process(clk,reset)beginifreset=‘1’thendata<=“00”;elsif(clk’eventandclk=‘1’)thendata<=in_data;endif;endprocess;3、如果有wait语句,则不允许有敏感信号表。PROCESS(a,b)BEGIN--sequentialstatementsENDPROCESS;PROCESSBEGIN--sequentialstatementsWA

6、ITON(a,b);ENDPROCESS;【例】异步清除十进制加法计数器的描述LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYcnt10yISPORT(clr:INSTD_LOGIC;clk:INSTD_LOGIC;cnt:BUFFERINTEGERRANGE9DOWNTO0);ENDcnt10y;ARCHITECTUREexample9OFcnt10yISBEGINPROCESS(clr,clk)BEGINIFclr='0'THENcnt<=0;ELSIFclk'EVEN

7、TANDclk='1'THENIF(cnt=9)THENcnt<=0;ELSEcnt<=cnt+1;ENDIF;ENDIF;ENDPROCESS;ENDexample9;功能:将一个大系统程序分解为若干子系统(块)编写,便于程序的编写、调试和查错。格式:块名:BLOCK[说明部分]BEGIN…--以并行语句构成的块体ENDBLOCK块名三、块语句【例3.10】假设CPU芯片由算术逻辑运算单元ALU和寄存器组REG8组成,REG8又由8个REG1、REG2、…子块构成,其程序结构为:LIBRARYIEEE;USEIE

8、EE.STDLOGIC1164.ALLENTITYCPUISPORT(clk,RESET:INSTDLOGIC;ADDERS:OUTSTDLOGIC_VECTOR(31DOWNTO0);DATA:INOUTSTDLOGICVECTOR(7DOWNTO0);ENDCPU;ARCHITECTURECPU_ALU_REG8OFCPUISSIGANLibus,dbu

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。