EDA秒表实训报告.doc

《EDA秒表实训报告.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、EDA实训报告专业：电子信息班级：电信1013班姓名：赵健时间：2012.6.25——2012.6.29一、EDA实验箱中相关的硬件资源及用法1.点动按键：实验箱提供12个点动按键，按下时输出“低电平”，弹起时输出“高电平”。本项目中的清零（复位）信号、ON_OFF信号均有点动按键提供。2.LED数码显示器：实验箱提供8位共阴LED数码管，内部设置了段限流电路和位译码驱动电路。对外提供一组8位“段码”（a、b、c、d、e、f、g，dp）输入接口和一组3位“位选”（se12se11se10）输入接口。这种电路结构决定了显示多位数码只能采用动态扫

2、描显示方式（各位数码管轮流显示），而不能采用静态显示方式（各位数码管同时显示）。本项目需要四位LED数码管分别显示10位秒、个位秒、1/10位秒、1/100位秒，如下图所示。因此，只需要用到se11和se10。也就是说，所设计的电路要有se11和se10位选择输出信号，要分别与实验箱的se11、se10相连接。本设计要有8位段码（7位段码+1位dp）输出信号，分别与实验箱的“段码”输入端a、b、c、d、e、f、g、dp相连。3、时钟信号：实验箱的DIGITALCLOCK模块提供时钟信号和多级2分频电路，时钟信号最高频率20MHz,通过堆积2分

3、频电路可得到不同频率的时钟信号，f=20MHz/2n，试中n表示2分频的次数。本项目需要100Hz的时钟脉冲，但是本实验想不能直接提供精准的100Hz时钟信号，仅能提供接近（100HZ）的152Hz和76Hz的信号。为了简化设计，突出重点，本项目选用152Hz信号作为时钟脉冲，而不考虑由此产生的误差。152Hz信号由20MHz信号进行2分频17次得到。即f=20MHz/2^17。如果要得到精确的设计结果，就必须产生精确的100Hz信号进行5次2分频，CLK4端输出Hz的信号，将该信号作为本设计的时钟输入信号。二、电路组成框图按照设计需求，给出

4、电路组成框图如下所示。三、电路分析1.reset：复位信号输入端，接实验箱电动按钮，低电平有效。2.clk：100Hz试中信号输入端，有实验箱10MHz信号进过5次10分频得到，具体电路自己设计。3.按钮处理模块control：1）ON-OFF：即使开始，停止信号，接实验箱点动按钮，下降沿有效。第一次按下开始计时，第二次按下停止计时。2）reset：按下reset键strobe输入置零3）strobe：时基闸门输入信号。在strobe高电平期间，允许计时。4）ON-OFF、reset、strobe三者间的时序关系如下图示4.十进制计数器功能：

5、在strobe高电平期间，对时钟信号进行计数。复位信号reset低电平有效。作为stopwatch的秒位、01秒位、001秒位，计数0-9。5.显示模块该模块包括7段译码电路、4路选1电路和4进制计数器三部分。1）7段译码电路：将bcd码转换成LED显示用的7段字形码十进制数bcd码字形码gfedcba000000111111100010000110......9100111011112)4进制计数器：动态扫描显示方式，用来选择要显示的数位。3）4选1电路：动态扫描显示方式，选择要显示位的数据。显示模块中三部分电路按照以下时序配合工作，实现动

6、态扫描，四位数码管轮流显示。当4进制计数器的时钟为100Hz时，显示刷新频率为25Hz(100Hz/4)。小数点只在秒位显示。四、芯片选择及引脚分配1．芯片选择菜单Asign

7、Device，在DeviceFamily下拉列表中选择ACEX1K；去掉SHOWONLYFASTESTSPEEDGRADES选择框的对勾，然后再Devices处选择EP1K30TC144-3.2.引脚分配菜单MAX=plus2

8、FloorplanEditor，然后切换到DeviceView（双击鼠标即可完成）。然后将电路个引脚按照表1拖动到指定芯片引脚处。电路端口名ON

9、_OFFRESETCLOCK10MSEL0SEL1芯片引脚89556263电路端口名abcdefgdp芯片引脚1011009998979695102表1引脚分配五、注意事项在使用实验箱进行实际验证时，绝对不可能对编程电缆带点拔插（热拔插）。必须在计算机光机，实验箱断电的情况下，才能拔插编程电缆。六、实训相关程序与仿真1、按键模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYcontrolISPORT(start:INSTD_LOGIC;s

10、top:INSTD_LOGIC;reset:INSTD_LOGIC;strobe:BUFFERSTD_LOGIC);ENDENTITYcontrol;ARCHITE