微电子器件工艺实验

微电子器件工艺实验

ID:6713623

大小:26.00 KB

页数:2页

时间:2018-01-23

微电子器件工艺实验_第1页
微电子器件工艺实验_第2页
资源描述:

《微电子器件工艺实验》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、微电子器件工艺实验―npn双极型晶体管制作(组员:田野,覃川,金利波,陈钊)引言:双极型晶体管(bipolartransistor)由两个背靠背PN结构成的具有电流放大作用的晶体三极管。起源于1948年发明的点接触晶体三极管,50年代初发展成结型三极管即现在所称的双极型晶体管。双极型晶体管有两种基本结构:PNP型和NPN型。在这3层半导体中,中间一层称基区,外侧两层分别称发射区和集电区。当基区注入少量电流时,在发射区和集电区之间就会形成较大的电流,这就是晶体管的放大效应。双极型晶体管是一种电流控制器件,电子和空穴同时参与导电。同场效应晶体管相

2、比,双极型晶体管开关速度快,但输入阻抗小,功耗大。双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高,已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域,起放大、振荡、开关等作用。实际动手制作NPN双极型晶体管对我们进一步了解微点子制造科学原理与工程技术有很大帮助。工艺流程:1.衬底材料制备(1)选取P型轻掺杂的抛光硅片做衬底材料,电阻率大约为3-6.5Ω·cm,厚度为几百微米,晶向可以是<111>或是<100>。2.埋层的形成(2)在硅片上热生长厚度0.5~1.0um的氧化层做埋层选择扩散的掩蔽层,一般称这步工艺

3、为埋层氧化。(3)埋层光刻,刻蚀需掺杂区域的硅片上的氧化层。(4)埋层掺杂,通过扩散或离子注入在硅片上形成埋层,形成埋层的目的是减小双极型晶体管的集电极串联电阻,其薄层电阻的典型值为20Ω/□。3.N型外延层的形成(5)用稀释的HF溶液腐蚀掉硅片表面的氧化层.腐蚀掉带有埋层光刻图形的氧化层后,硅片上埋层光刻图形还能继续存在。(6)在硅片上生长轻掺杂N型的外延层,外延层是晶体管集电区的主要部分,掺杂浓度在1015~1016cm-3左右。4.隔离区的形成(7)在外延层上热生长厚度为0.75um左右的氧化层做隔离选择扩散的掩蔽膜,一般称这种工艺为隔

4、离氧化。(8)隔离光刻,刻蚀需掺杂区域的硅片上的氧化层。(9)隔离扩散,隔离扩散后形成的P+区把N型外延区分割成一个个相互孤立的N型岛,下面工艺在这些岛上形成的器件在电学上是绝缘的。5.晶体管基区的形成(10)在稀释的HF溶液中腐蚀减薄以致去掉隔离扩散的掩蔽氧化层,这可以减小氧化层台阶提高器件可靠性;然后热生长基区氧化层。(11)基区光刻,刻蚀需掺杂P型杂志区域的硅片上的氧化层.基区光刻同时形成晶体管基区和电路所需的光刻图形。(12)基区掺杂,用扩散或离子注入形成晶体管的基区后,由于基区的浓度和结深对双极器件的特性有重要影响,因此基区掺杂一般

5、又杂质淀积和杂质再分布二步完成,前者决定基区的杂质浓度后者决定结深。1.晶体管发射区和引线孔的形成(13)发射区光刻,刻蚀需掺杂P型杂志区域的硅片上的氧化层.发射区光刻同时形成晶体管发射区和集电区欧姆接触的光刻图形。(14)蒸金,用蒸金或溅射方法在芯片的背面淀积一层金,在数字集成电路中用掺入硅片中的金做复合中心,减小中子寿命,提高开关速度。(15)发射区掺杂,用扩散或离子注入的方法形成晶体管的发射区和集电区的欧姆接触。(16)光刻引线孔,刻出发射极.。2.金属化的形成(17)蒸铝,用蒸发或溅射的方法在硅片表面淀积一层金属铝。(18)光刻铝,按

6、电路要求刻出相应的铝条形状,完成电路中各元件之间的互连。实验要求:晶体管放大倍数:β=50晶体管击穿电压B-C:50-80V衬底电阻率:3-6.5Ω·cm基区:分步扩散恒定表面源:硼扩散900~1240oC实验公式及数据:

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。