非多路复用与多路复用总线转换桥的设计与实现

非多路复用与多路复用总线转换桥的设计与实现

ID:8464092

大小:203.50 KB

页数:8页

时间:2018-03-28

非多路复用与多路复用总线转换桥的设计与实现_第1页
非多路复用与多路复用总线转换桥的设计与实现_第2页
非多路复用与多路复用总线转换桥的设计与实现_第3页
非多路复用与多路复用总线转换桥的设计与实现_第4页
非多路复用与多路复用总线转换桥的设计与实现_第5页
资源描述:

《非多路复用与多路复用总线转换桥的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、非多路复用与多路复用总线转换桥的设计与实现作者:李启瑞 柏 均 王传良    文章来源:电子技术应用摘要:提出了一种新颖的非多路复用总线与多路复用总线的转换接口电路。以两种总线的典型代表芯片TMS320F206与SJA1000为例,分析了各自时序的特点,详细论述了两种总线之间转换的关键:读、写周期的使能信号和起始基准的确定,并采用复杂可编程器件CPLD实现。微处理器对外并行总线接口方式一般分为两种,一种为多路复用方式,数据与地址采用共用引脚,分时传输;另一种是非多路复用方式,数据与地址采用分离引脚,同时传输。目前国内应用广泛的MCS19

2、6和MCS51系列微处理器采用多路复用总线,设计电路时应考虑如何将数据和地址从总线上分离出来,与存储器、外围接口芯片的数据和地址引脚连接。一般利用ALE(地址锁存)信号触发锁存器(74LS373)将地址与数据信号分离出来。近几年来,随着低价位DSP芯片的出现,DSP芯片已被广泛应用到控制与测量领域中。国内使用的DSP芯片以TI公司的TMS320系列为主流。这种微处理器对外的数据和地址总线接口方式为非多路复用方式,不能与多路复用方式的外围接口芯片(如CAN控制器SJA1000)直接相连。国内和国外也没有一款专用集成电路芯片来实现非多路复用

3、方式到多路复用方式的转换。参考文献1提出了一种转换方法,是将DSP的数据线作为CAN控制器的数据地址复用线,用DSP的地址线A0作为地址、数据选择线。A0=1时,地址有效;A0=0时,数据有效,即用奇数地址传送地址,用偶数地址传送数据。虽然此方法实现起来电路简单,但在编程时却需要考虑发送的数据何时作为CAN控制器的地址,何时作为CAN控制器的数据,没有从根本上解决非多路复用方式到多路复用方式的转换。本文以TMS320F206与SJA1000的连接为例,采用复杂可编程逻辑器件CPLD,完成了用硬件来实现非多路复用方式到多路复用方式的转

4、换。1多路复用总线的信号和时序1.1SJA1000接口的主要信号说明CAN控制器SJA1000提供的微处理器接口方式为典型INTEL或MOTOROLA地址数据多路复用总线模式,主要信号有地址数据信号AD7~AD0、地址选通信号ALE、片选信号CS、读信号RD、写信号WR、模式选择信号MODE。当MODE=1时,为INTEL模式;当MODE=0时,为MOTOROLA模式。本文描述的地址数据多路复用总线模式均为INTEL模式。图1和图2分别为INTEL模式读、写周期时序。AD7~AD0引脚在ALE有效时,传送的是地址信号;在RD或WR有效时

5、,传输的是数据信号。1.2SJA1000的时序分析以SJA1000的读时序为例进行说明。在设计转换桥时,多路复用总线的各信号必须满足如下时间参数要求:ALE的脉冲宽度(tWAL)最小为8ns;地址信号(A0~A7)建立到ALE变为低电平所需时间(tsuA-AL)最小为8ns;RD的有效脉宽(tWR)最小为40ns;RD为低电平到数据信号D7~D0有效所需时间tRLOV最大为50ns;RD变为高电平到地址数据线释放(即高阻状态)所需时间tRHDZ最大为30ns。2非多路复用总线的信号和时序2.1TSM320F206

6、接口的主要信号说明TSM320F206的总线接口方式采用地址和数据分离的形式。其主要信号有地址信号A0~A15、数据信号D0~D15、读信号RE、写信号WE、闸门信号STRB、I/O空间选择信号IS、数据存储器选择信号DS、程序存储器选择信号PS、机器时钟输出信号CLKOUT1。当对外部数据存储器、程序存储器或I/O空间访问时,STRB有效;当对外部I/O访问时(即程序中使用PORTR和PORTW指令),IS有效。   2.2TSM320F206的I/O时序分析TMS320F206的读写时序如图3和图4所示。I/O的读或写工作周期一般在

7、两个机器周期内完成。在此期间,IS信号和地址信号一直保持有效;闸门信号STRB发生在第一个机器周期有效后并保持一个机器周期以上;RE和WE有效时,数据有效。两次连续的写操作(如图4所示)时,WE的有效间隔时间tW(WH)最小为(2H-4)ns,而两次连续的读操作(如图3所示)时,RE的有效间隔时间tW(RDH)为(H-4)ns~Hns,其中H为0.5倍的机器时钟周期。可见对于连续的读、写操作,RE、WE的有效间隔不同,设计电路时应注意此细节。在连续的读或写操作时,IS信号一直为有效电平‘0’,无法以此信号作为产生SJA1000的ALE、

8、读、写信号起始基准;而在写周期时,STRB与WE的变化始终保持一致,因此在产生SJA1000写周期时,可以用STRB作为ALE、WR产生的起始基准信号。但是TSM320F206在连续的读操作时,STRB一直

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。