eda课程设计--多功能数字钟

eda课程设计--多功能数字钟

ID:9385329

大小:3.50 MB

页数:12页

时间:2018-04-29

eda课程设计--多功能数字钟_第1页
eda课程设计--多功能数字钟_第2页
eda课程设计--多功能数字钟_第3页
eda课程设计--多功能数字钟_第4页
eda课程设计--多功能数字钟_第5页
资源描述:

《eda课程设计--多功能数字钟》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、多功能数字钟【摘要】运用EDA知识,利用QuartusII制作数字钟。数字钟由分频模块,计数模块、显示模块、报时模块等几部分构成,数字钟的时、分、秒由一个24进制计数器(00-23),两个60进制计数器(00-59)级联构成。以10进制计数器74160来实现时间计数单元的计数功能。利用一片7447,采用分时复用方式,连接LED数码管显示。【关键词】VHDL数字钟QuartusⅡ11.0校时Designofmulti-functionaldigitalclockAbstract:In this study, Multi

2、function digital clock on the design and simulation through Using Quartus2 software;downloaded to the FPGA  after Successful simulation,clock display on the led; achieve the required functions through reusing switch   main modules are: dynamic display circuit, 

3、Set the clock hours, the music circuit, keypad circuit; features include: clock display, alarm clock and hourly chime。Keywords :EDA、VHDL、QuartusII 、Digital Clock 引言EDA技术是一门迅速发展的新技术,涉及面广,内容丰富。利用EDA技术进行电子系统设计具有很多特点。EDA将大量的电路功能集成到一个芯片中,并且可以由用户自行设计逻辑功能,提高了系统的集成度和可靠

4、性。运用EDA技术可以方便、快捷设计电路系统。本文基于EDA系统,在QuartusII11.0软件平台上,完成了多功能数字钟电路的设计。采用VHDL硬件描述语言描述数字钟电路,完成对电路的功能仿真。在设计过程中,重点探讨了数字钟电路的设计思路和功能模块划分,通过分析仿真波形表明设计的本电路完成了预期的功能。1多功能数字钟工作原理1.1多功能数字钟系统原理本多功能数字钟由计数模块、控制模块、报时控制模块以及显示模块构成,顶层系统框图如图1.1所示。计数控制模块RESET图1.1多功能数字钟系统顶层框图分时蜂鸣器输出CL

5、K调时调分报时控制秒清零各模块电路功能如下:1)秒计数器、分计数器、时计数器组成最基本的数字钟,其计数输出送7段译码电路由数码管显示。2)基准频率分频器可分频出标准的1Hz频率信号,用于秒计数的时钟信号;分频出4HzZ频率信号,用于校时、校分的快速递增信号;分频出64Hz频率信号,用于对按动“校时”,“校分”按键的消除抖动。1.2工作原理数字钟的计时周期为24小时,显示满刻度为23时59分59秒,另外具备校时功能和报时功能。因此,一个基本的数字钟主要由“时”“分”“秒”计数器校时电路组成。将标准信号送入“秒计数器”,

6、“秒计数器”采用60进制计数器,每累加60秒发送一个“分脉冲”信号,该信号将被送到“时计数器”,“时计数器”采用24进制计数器,可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位LED七段显示器显示出来。校时电路是用来对“时”“分”显示数字进行校时调整的。1.3多功能数字钟结构框图第10页共12页本多功能数字钟硬件结构主要由分频器,时、分、秒计数器及译码器,时、分、秒显示部分,整点报时电路模块,校时模块构成。其中,显示模块采用六位七段数码管,报时模块采用蜂鸣器。多

7、功能数字钟结构框图如图1.2所示。图1.2多功能数字钟结构框图图1.2多功能数字钟结构框图图1.2多功能数字钟结构框图2顶层原理图系统顶层原理图如图2.1所示。图2.1系统顶层原理图时序仿真:程序仿真主要由计数器完成,在时钟脉冲作用下,完成始终功能,由时序图可以看出每个时钟上升沿到来时加一,当接受到REST信号,即REST为高电平,所有计数为零,并重新计数,SETMIN和SETHOUR可以完成调节时钟功能,都是高电平调节,每来一个脉冲,相应的时或分加1。时序仿真图如图2.2所示。第10页共12页图2.2时序仿真图3数

8、字钟计时模块设计    时计时器为一个24进制计数器,分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时,秒计数器开始从1计数到60,此时秒显示器将显示00、01、02、...、59、00;每当秒计数器数到00时,就会产生一个脉冲输出送至分计时器,此时分计数器数值在原有基础上加1,其显示器将显示00、01、02、...、59、00;每

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。