基于FPGA的线阵CCD驱动时序及模拟信号处理的设计.pdf

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计.pdf

ID:58314132

大小:254.70 KB

页数:3页

时间:2020-09-06

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计.pdf_第1页
基于FPGA的线阵CCD驱动时序及模拟信号处理的设计.pdf_第2页
基于FPGA的线阵CCD驱动时序及模拟信号处理的设计.pdf_第3页
资源描述:

《基于FPGA的线阵CCD驱动时序及模拟信号处理的设计.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第17卷第1期电子设计工程2009年1月Vol.17No.1ElectronicDesignEngineeringJan.2009基于FPGA的线阵CCD驱动时序及模拟信号处理的设计张殿富12,赵源(1.武警工程学院通信与信息技术研究所,西安710086;2.武警工程学院研究生大队,西安710086)摘要:为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路。在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制。最后,利用quartus7.2软件

2、平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计。仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求。关键词:线阵CCD;现场可编程逻辑器件(FPGA);相关双采样;驱动时序中图分类号:TN386文献标识码:A文章编号:1006-6977(2009)01-0041-03DesignofthetimedrivingandanalogsignalprocessingforlinearCCDbasedonFPGAZHANGDian-fu1,ZHAOYuan2(1.InstituteofCommunicati

3、onsandInformationTechnology,TheEngineeringCollegeoftheChineseArmedPoliceForce,Xi’an710086,China;2.GraduateBattalion,TheEngineeringCollegeoftheChineseArmedPoliceForce,Xi’an710086,China)Abstract:CircuitsoftimedrivingpulseisdesignedwellinorderthatthelinearCCDisworkingstablein

4、imagemeasuring.InthebaseofanalyzingthedrivingpulseandtimesequenceofTCD1501DlinearCCD,byanalyzingtheoutputimagesignalofCCD,thepapergivesoutCDScircuitinandoutoftheCCD.Atlast,therequiredtimesequencedrivingissimulatedaccuratelybytheuseofdevelopmentplatformofQuartusII7.2combini

5、ngwithVHDL.Theresultofthesimulationindicatesthatthedrivingcircuitischaracterizedbysimpleframework,lowpowerconsumption,andstrongantivjammingabi1ity,whichmeetthedemandofminiaturizationfortheproject.Keywords:linearCCD;fieldprogrammablegatearray(FPGA);correlateddoublesampling(

6、CDS);timedriving光电传感器,该芯片是高灵敏度、低噪声和宽动态范围的线1引言阵CCD器件。主要参数如下:电荷耦合器CCD[1]具有尺寸小、精度高、功耗低、寿命长、测光敏像元数:5000个像元尺寸:7μm×7μm×7μm量精度高等优点,在图像传感和非接触测量领域得到了广泛应光谱响应范围:300~1000nm灵敏度:10.4~15.6V/Lx.s用。由于CCD芯片的转换效率、信噪比等光电特性只有在合适动态范围典型值:3000nm饱和曝光度典型值:0.23Lx.s的时序驱动下才能达到器件工艺设计所要求的最佳值,以及稳驱动时钟频率最大

7、值:12MHz定的输出信号,因此驱动时序的设计是应用的关键问题之一。该器件正常工作的驱动脉冲主要有:复位时钟RS、移位通用CCD驱动设计有4种实现方式:EPROM驱动法;IC驱动脉冲准1、准2和转移脉冲SH。该器件具有5000个有效像元,法;单片机驱动法以及可编程逻辑器件(PLD)驱动法。正常工作还需要76个虚设单元输出(dummyoutputs)信号。基于FPGA设计的驱动电路[2-3]是可再编程的,与传统的方法由于该器件是两列并行传输,所以在一个周期内至少需要相比,其优点是集成度高、速度快、可靠性好。若要改变驱动电路2538个准1(或准

8、2)时钟脉冲才能完成一帧图像转移。的时序,增减某些功能,仅需要对器件重新编程即可,在不改变2.2驱动时序分析任何硬件的情况下,即可实现驱动电路的更新换代。各驱动时序之间正确的先后

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。