eda实训报告-许如婷

eda实训报告-许如婷

ID:30776554

大小:775.00 KB

页数:24页

时间:2019-01-03

eda实训报告-许如婷_第1页
eda实训报告-许如婷_第2页
eda实训报告-许如婷_第3页
eda实训报告-许如婷_第4页
eda实训报告-许如婷_第5页
资源描述:

《eda实训报告-许如婷》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、湖北轻工职业技术学院电子设计自动化实训报告目部业级名号师教导题系专班姓学指任意波形发生器信息工程系电子信息工程技术09电信许女口婷0903021131赵欣2011年6月25日□录2引言3第一章电路设计原理42.1电路总模块设计42・2各模块的电路设计5第二章芯片资料102.1EP1K30TC144-3资料102.2AD558资料112.3CPLD资料13第三章调试13结论16致谢17参考文献18附录18一、电路设计设计硬件操作平台18二、程序19引言电子技术在不断地发展,基于EDA技术的设计方法正在成为电子设计系统的主流,大规模可编程逻辑器件CP

2、LD是当今社会应用最广泛的可编程专用集成电路,通过一台电脑,一套EDA开发工具,一块CPLD芯片,就可以设计出所需要的专用集成电路,大大减少了开发时间和开发成本,设计人员可以通过软件编程来修改硬件功能,极大地提高了设计的灵活性和通用性。这次《任意波形发生器》实训是采用Max+PlusII开发平台,VHDL编程实现,基于可编程器件CPLD设计任意波形发生器。整个系统除了晶休振荡器和D/A数模转换外,全部集成在一块EP1K30TC144-3芯片上。它可输出频率、幅度可调的正弦波、方波、三角波多种波形。波形模块可由用户口行编写程序和波形数据,经下载在不

3、改变整个硕件连接系统连接的情况下,输出我们所需要的波形,实现了传统信号发生器不具右的一些波形的产生。整个设计采用VHDL编程实现,电路连接较为简单,主要是考察我们VHDL语言的编写和软件的操作能力。通过这次的EDA实训让我们对电路原理,软件操作有了更深层次的掌握,更好的为以后的工作和发展打下坚实的基础。第一章电路设计原理2.1电路总模块设计根据设计设计要求,任意波形信号发生器由3部分组成,即时钟信号发生器,输入频率为10KH乙波形数据产生器和数/模转换屯路。品体振荡器产生稳定很高的时钟信号,在时钟信号的作用下,波形数据产生频率可变的波形数据数字信

4、号,最后经过数/模转换电路最终输出所需要的波形信号。幅度的调节可通过改变D/A转换芯片电阻网络的基准电压实现。电路设计总图如下图所示。图1电路总图设计模块下图中CNT为计数器模块,在时钟作用下,sin_rom>fangbo>sanjiao模块分別产生止弦波、方波、三角波的波形数据。XZQ(玻据选择器)在面板上的波形选择开关SELI2..0]的控制下,即通过三个开关来分别选择输出不同的波形数据,送至D/A转换电路。D/A转换电路采用AD558芯片。基于CPLD的波形数据产生总电路图如下所示。CNTCLKQ£K.・€>】sinromvccGLKDOU

5、TC7・.0)CLKDOUTr*?・・>indockq(7.Q]>outc*x*:…:FHNUtSOCEU[2・03OTQC7・WITTDOC7.•OJVDXC7.aO2C7・0JXZQ图2波形数据产生器电路图2・2各模块的电路设计(1)正弦波波形数据产生模块设计正弦波结构图如下图所示EP1K30TC144-3V丿图3设计流程图止弦波的设计用加法器和止弦波数据存储电路來完成。将止选波的一个周期分为64个采样点,在系统中需建立一个LPM_ROM宏模块来调用存储在sin.mif文件中的正弦波数据。—sinromaddress[5..O]》incloc

6、kq[7..O]》outclock4图4结构图完成系统设计后,对设计进行仿真,需将仿真数据与sinm讦中的数据进行比较,确保系统可以完整的输illsin.m讦中的所有数据。存储在sin.m讦中的数据如Addr+0+1+2•3+4+5

7、痣+70

8、7F8B98A4BOBB06DO8D9E2E9EFF5F9FCFE16FFFEFCF9F5EFE9E224D9DO06BBBOA4988B327F73665A4E43382E40251C15OF09050200480000020509OF151C56252E38434E5A6673图5地址数据表根据电路设计

9、该电路由计数器和地址发生器构成,时钟周期为64个为正弦波的一个周期,电路结构和仿真如下图所示。图6止弦波电路结构图7正弦波仿貞•波形图VW图8正弦波实物图频率为125HZ,幅度为2.6V(2)三角波波形数据产生模块设计该模块可设计一个可逆的计数器实现。设计时设计一变量作为工作状态的标志,在此变量为全0时,当检测到时钟的上升沿的时候进行加同一个数的操作,为全1时,进行减同一个数的操作。由于D/A转换采用8位的狈558芯片,且设计64个时钟周期为一个三角波周期,则输出Q每一次加/减8。电路结构图和仿真波形如下图所示。CLKX—CLKDOUT[7.•O

10、]DOUT[7.•O图9三角波电路结构图恤•ValiF]IWus15.0us15.2us154us15.6usI5.8us16.0us1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。