利用有限状态机控制高速AD设备的设计与实现

利用有限状态机控制高速AD设备的设计与实现

ID:37333413

大小:261.40 KB

页数:4页

时间:2019-05-22

利用有限状态机控制高速AD设备的设计与实现_第1页
利用有限状态机控制高速AD设备的设计与实现_第2页
利用有限状态机控制高速AD设备的设计与实现_第3页
利用有限状态机控制高速AD设备的设计与实现_第4页
资源描述:

《利用有限状态机控制高速AD设备的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2006年3月吉林工程技术师范学院学报(自然科学版)Mar12006第22卷第3期JournalofJilinTeachersInstituteofEngineeringandTechnology(NaturalSciencesEdition)Vol122No13文章编号:1009-9042(2006)03-0021-04利用有限状态机控制高速A/D设备的设计与实现12李悦,朴红波(11吉林工程技术师范学院信息工程学院,吉林长春130052;21吉林省延吉卷烟厂,吉林延吉133001)摘要:针对高速模/数转换器件的控制问题,对比了有限状态机与微处理器在此方面的表现,并根据TLC08

2、20的工作方式,详细介绍了使用有限状态机A/D转换的实现方法。关键词:有限状态机;VHDL;FPGA中图分类号:TP273文献标识码:ADesignandimplementationofusingfinitestatesmachinecontrolhighOspeedA/Ddevice12LIYue,PIAOHongObo(11JilinTeachersInstituteofEngineeringandTechnology,ChangchunJilin130052;21YanyiCigarateFactoryofJilinProvince,YanjiJilin133001,Chin

3、a)Abstract:ContrastfinitestatesmachinewithMPUinthewaythatcontrolofhighOspeedanalogOdigitalconversiondevice.BaseonthetwoworkmodeofTLC0820,theauthordetailtheimplementationthatusingfinitestatesma2chine.Keywords:finitestatesmachine;VHDL;FPGA有限状态机及其设计技术是实用数字系统设计的重要组成部分,是实现高效率、高可靠逻辑控制的重要途径。结合先进的EDA工

4、具和强大的VHDL等硬件描述语言,可以设计出不同表达方式和不同实用功能的有限状态机。1设计方案比较在自动控制、自动检测以及其他领域中,A/D转换器件的应用十分广泛,对A/D器件进行采样控制,传统的方法多数由CPU或单片机来完成,使用VHDL编写的有限状态机也可以完成同样功能。这里以对收稿日期:2005-11-21作者简介:李悦(1976-),男,吉林吉林人,吉林工程技术师范学院信息工程学院教师。21李悦等:利用有限状态机控制高速A/D设备的设计与实现TLC0820进行控制的设计作一比较。TLC0820是TI推出的,采用先进LinCMOS工艺制造的8位A/D转换器,它由2个4位的闪速

5、(FLASH)转换器、1个4位的数模转换器、1个计算误差放大器,控制逻辑电路和结果锁存电路组成。可校正的FLASH技术可以保证芯片在工作温度范围内完成一个8位转换仅仅需要1.18μs。芯片的跟踪保持电路有100ns的采样窗口,它允许芯片以100mV/μs的转换率转换连续的模拟信号而不需要外部的采样电路。这里以单片机对A/D器件TLC0820的采样控制为例加以说明。TLC0820的采样周期平均为1.5μs,即从启动TLC0820进行采样,到TLC0820完成将模拟信号转换成8位数字信号的时间需要约1.5μs。通常对某一个模拟信号至少必须进行一个周期的连续采样,在此假使为50个采样点,

6、TLC0820需用时1.5μs×50=75μs。51系列单片机在控制A/D进行一个采样周期中必须完成的操作是:①初始化TLC0820;②启动采样;③等待;④发出读数命令;⑤将转换好的数从TLC0820读进单片机中;⑥再将此数存入外部RAM中;⑦外部RAM地址加1,此后再进行第2次采样周期的控制。整个控制周期最少需要20条指令,每条指令平均为2个机器周期。如果单片机时钟的频率为12MHz,则一个机器周期为1μs,每条指令耗时约2μs,20条指令的执行周期为40μs,加上等待TLC0820采样周期的1.5μs(可以忽略不计),共40μs,50个采样周期需时为2ms。显然,用单片机控制T

7、LC0820采样远不能发挥其高速采样的特性。对于更高速的A/D器件,如用于视频信号采样的TLC5540,采样速率达40MHz,即采样周期是0.025μs,远远小于一条单片机指令的指令周期。因此单片机对于此类高速的A/D器件完全无从控制。如果使用状态机来控制A/D采样,包括将采得的数据存入RAM,整个采样周期需要4至5个状态即可完成。若FPGA的时钟频率为100MHz,则从一个状态向另一状态转移的时间为一个时钟周期,即10ns,那么一个采样周期约50ns,只等于单片机4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。