第2章+EDA设计流程及其工具

《第2章+EDA设计流程及其工具》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章EDA设计流程及其工具第2章EDA设计流程及其工具本章主要介绍FPGA/CPLD开发设计流程，然后简单介绍与这些设计流程中各环节密切相关的EDA工具软件.原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真2.1FPGA／CPLD设计流程应用FPGA/CPLD的EDA开发流程:2.1.1设计输入(原理图／H

2、DL文本编辑)1.图形输入图形输入原理图输入状态图输入波形图输入2.HDL文本输入2.1.1设计输入(原理图／HDL文本编辑)这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。2.1.2综合综合就是将设计者在EDA平台上编辑输入的HDL文本或图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，获得底层的电路描述网表文件。它将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关

3、系。综合器工作前，必须给定最后实现的硬件结构参数。2.1.3适配适配器也称结构综合器，它将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。适配完成后可以利用适配所产生的仿真文件做精确的时序仿真。2.1.4时序仿真与功能仿真时序仿真功能仿真最接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，仿真精度高。直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解

4、其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。2.1.5编程下载将通过仿真验证的下载文件下载到可编程器件中，使其具有所设计功能的过程称为文件的下载。一般情况下，对CPLD的下载、对OTPFPGA的下载和对FPGA的专用配置ROM的下载称为编程(Program)。对FPGA中的SRAM进行直接下载称为配置(Configure)。2.1.6硬件测试将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。2.2EDA工

5、具软件1、ALTERA：QUARTUSII、MAX+PLUSII2、LATTICE：ispLEVERispEXPERTSYSTEM、ispSynarioispDesignExpertSYSTEMispCOMPILER、PAC-DESIGNER3、XILINX：ISE、FOUNDATION4、FPGACompiler、FPGAExpress、Synplify、LeonardoSpectrum...EDA公司：CADENCE、EXEMPLAR、MENTORGRAPHICS、OrCAD、SYNOPSYS、SYNPLICIT

6、Y、VIEWLOGIC、...2.3IP核IP(IntellectualProperty)就是知识产权核或知识产权模块的意思，在EDA技术和开发中具有十分重要的地位。IP核软IP固IP硬IP